公开(公告)号：US08479135B2

公开(公告)日：2013-07-02

申请号：US12638178

申请日：2009-12-15

申请人： Chih-Ang Chen ,  Joong-Seok Moon ,  Juhong Zhu ,  Gaurav S. Gulati ,  Maziar H. Moallem ,  Greg H. Nayman ,  Richard F. Avra

发明人： Chih-Ang Chen ,  Joong-Seok Moon ,  Juhong Zhu ,  Gaurav S. Gulati ,  Maziar H. Moallem ,  Greg H. Nayman ,  Richard F. Avra

IPC分类号： G06F17/50

CPC分类号： G06F17/5054

摘要： In an embodiment, a methodology for automating the generation of a programmable logic device implementation of at least a portion of an integrated circuit is contemplated. The methodology may operate on one or more hardware description language (HDL) files which describe the integrated circuit as an input. Additionally, one or more user-generated control files may be input to the methodology. The methodology may process the one or more HDL files, generating a bitstream to program one or more programmable logic devices to implement the described design. The methodology may include automated modification of the HDL files to prepare them for programmable logic device implementation, automated pad ring generation, automated pin multiplexing, daughter card definition, partitioning, etc.

摘要翻译： 在一个实施例中，考虑了用于自动生成集成电路的至少一部分的可编程逻辑器件实现的方法。 该方法可以在描述集成电路作为输入的一个或多个硬件描述语言（HDL）文件上操作。 此外，一个或多个用户生成的控制文件可以被输入到该方法。 该方法可以处理一个或多个HDL文件，生成比特流以编程一个或多个可编程逻辑设备以实现所描述的设计。 该方法可以包括HDL文件的自动修改，以准备它们用于可编程逻辑器件实现，自动焊盘生成，自动引脚复用，子卡定义，分割等。

公开(公告)号：US20110145781A1

公开(公告)日：2011-06-16

申请号：US12638178

申请日：2009-12-15

申请人： Chih-Ang Chen ,  Joong-Seok Moon ,  Juhong Zhu ,  Gaurav S. Gulati ,  Maziar H. Moallem ,  Greg H. Nayman ,  Richard F. Avra

发明人： Chih-Ang Chen ,  Joong-Seok Moon ,  Juhong Zhu ,  Gaurav S. Gulati ,  Maziar H. Moallem ,  Greg H. Nayman ,  Richard F. Avra

IPC分类号： G06F17/50

CPC分类号： G06F17/5054

摘要： In an embodiment, a methodology for automating the generation of a programmable logic device implementation of at least a portion of an integrated circuit is contemplated. The methodology may operate on one or more hardware description language (HDL) files which describe the integrated circuit as an input. Additionally, one or more user-generated control files may be input to the methodology. The methodology may process the one or more HDL files, generating a bitstream to program one or more programmable logic devices to implement the described design. The methodology may include automated modification of the HDL files to prepare them for programmable logic device implementation, automated pad ring generation, automated pin multiplexing, daughter card definition, partitioning, etc.

摘要翻译： 在一个实施例中，考虑了用于自动生成集成电路的至少一部分的可编程逻辑器件实现的方法。 该方法可以在描述集成电路作为输入的一个或多个硬件描述语言（HDL）文件上操作。 此外，一个或多个用户生成的控制文件可以被输入到该方法。 该方法可以处理一个或多个HDL文件，生成比特流以编程一个或多个可编程逻辑设备以实现所描述的设计。 该方法可以包括HDL文件的自动修改，以准备它们用于可编程逻辑器件实现，自动焊盘生成，自动引脚复用，子卡定义，分割等。