公开(公告)号：US07363596B1

公开(公告)日：2008-04-22

申请号：US11115641

申请日：2005-04-27

申请人： Ji Park ,  Jinyong Yuan ,  Kar Keng Chua ,  Evgenii Puchkaryov

发明人： Ji Park ,  Jinyong Yuan ,  Kar Keng Chua ,  Evgenii Puchkaryov

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： A method is provided for creating and using a library of known logic elements for facilitating the design of equivalent FPGA, structured ASIC, or other integrated circuits. Each cell in the library corresponds to a circuit element and contains equivalent circuit models of the element for implementation in different integrated circuit technologies. The cells are named and indexed using a library cell key that contains a fixed set of cell properties which uniquely characterize the function of the cell. The cell key can be used to locate cells in the library or in circuit designs, and to verify that the circuit models contained in the cell implement the correct logic function.

摘要翻译： 提供了一种用于创建和使用已知逻辑元件库的方法，用于促进等效FPGA，结构化ASIC或其他集成电路的设计。 库中的每个单元对应于电路元件，并且包含用于在不同集成电路技术中实现的元件的等效电路模型。 使用包含固定的单元格属性集的库单元格键命名和索引单元格，该单元格属性唯一地表征单元格的功能。 单元格键可用于定位库中的单元格或电路设计，并验证单元中包含的电路模型是否实现正确的逻辑功能。