Data processing apparatus and method for transmitting data in a data processing apparatus
    2.
    发明授权
    Data processing apparatus and method for transmitting data in a data processing apparatus 失效
    一种用于在数据处理装置中发送数据的数据处理装置和方法

    公开(公告)号:US08179827B2

    公开(公告)日:2012-05-15

    申请号:US11147854

    申请日:2005-06-08

    申请人: Filip Netrval

    发明人: Filip Netrval

    IPC分类号: G08C17/00 H04B1/16 H04B1/38

    CPC分类号: H04B1/7115 G06F1/3203

    摘要: A data processing apparatus and method for transmitting data in a data processing apparatus are provided. A data processing apparatus provided has a data input for receiving data, a processor for processing the data with an input, a data supply suppression unit which is connected between the data input and the input and suppresses or permits supply of the data from the data input to the input, and a control unit coupled to the data supply suppression unit for producing a control signal. The control signal represents at least one operating condition or a quiescent condition for the processor. The data supply suppression unit is suitable for suppressing or permitting supply of the data from the data input to the input. It is set up such that it suppresses supply of the data from the data input to the input when the control signal represents a quiescent condition for the processor.

    摘要翻译: 提供了一种用于在数据处理装置中发送数据的数据处理装置和方法。 提供的数据处理装置具有用于接收数据的数据输入,用于用输入处理数据的处理器,连接在数据输入和输入之间的数据提供抑制单元,并且抑制或允许从数据输入提供数据 以及耦合到数据供给抑制单元的控制单元,用于产生控制信号。 控制信号表示处理器的至少一个操作条件或静止状态。 数据供给抑制单元适用于抑制或允许从输入到输入的数据的数据供给。 这被设置为当控制信号表示处理器的静止状态时,它抑制从输入到数据的数据的数据供给。

    Addition circuit for digital data with a delayed saturation operation for the most significant data bits
    3.
    发明授权
    Addition circuit for digital data with a delayed saturation operation for the most significant data bits 失效
    用于数据数据的加法电路,具有最高有效数据位的延迟饱和运算

    公开(公告)号:US06868432B2

    公开(公告)日:2005-03-15

    申请号:US09935791

    申请日:2001-08-22

    IPC分类号: G06F7/00 G06F7/50 G06F7/505

    CPC分类号: G06F7/505 G06F7/49921

    摘要: An addition circuit for digital data includes a digital adder for the addition of digital input data values present at data inputs of the digital adder to form a summation output data value, at an output of the digital adder. The data inputs have a predetermined data bit width n. A saturation circuit for limits the summation output data value present at a data input of the saturation circuit to be within a range determined by an upper threshold data value and a lower threshold data value. The n−m least significant data bits of the summation output data value are present directly at the data input of the saturation circuit, whereas the m most significant data bits of the summation output data value are switched through to the data input of the saturation circuit via a clock-state-controlled latch register.

    摘要翻译: 用于数字数据的加法电路包括数字加法器,用于在数字加法器的输出端加上存在于数字加法器的数据输入端的数字输入数据值以形成求和输出数据值。 数据输入具有预定的数据位宽度n。 用于将存在于饱和电路的数据输入端的求和输出数据值限制在由上阈值数据值和下阈值数据值确定的范围内的饱和电路。 求和输出数据值的最小有效数据位的值直接存在于饱和电路的数据输入端,而求和输出数据值的m个最高有效数据位通过a 时钟状态控制的锁存寄存器。

    Data processing apparatus and method for transmitting data in a data processing apparatus
    4.
    发明申请
    Data processing apparatus and method for transmitting data in a data processing apparatus 失效
    一种用于在数据处理装置中发送数据的数据处理装置和方法

    公开(公告)号:US20060041697A1

    公开(公告)日:2006-02-23

    申请号:US11147854

    申请日:2005-06-08

    申请人: Filip Netrval

    发明人: Filip Netrval

    IPC分类号: G06F13/00

    CPC分类号: H04B1/7115 G06F1/3203

    摘要: A data processing apparatus and method for transmitting data in a data processing apparatus are provided. A data processing apparatus provided has a data input for receiving data, a processor for processing the data with an input, a data supply suppression unit which is connected between the data input and the input and suppresses or permits supply of the data from the data input to the input, and a control unit coupled to the data supply suppression unit for producing a control signal. The control signal represents at least one operating condition or a quiescent condition for the processor. The data supply suppression unit is suitable for suppressing or permitting supply of the data from the data input to the input. It is set up such that it suppresses supply of the data from the data input to the input when the control signal represents a quiescent condition for the processor.

    摘要翻译: 提供了一种用于在数据处理装置中发送数据的数据处理装置和方法。 提供的数据处理装置具有用于接收数据的数据输入,用于用输入处理数据的处理器,连接在数据输入和输入之间的数据提供抑制单元,并且抑制或允许从数据输入提供数据 以及耦合到数据供给抑制单元的控制单元,用于产生控制信号。 控制信号表示处理器的至少一个操作条件或静止状态。 数据供给抑制单元适用于抑制或允许从输入到输入的数据的数据供给。 这被设置为当控制信号表示处理器的静止状态时,它抑制从输入到数据的数据的数据供给。