公开(公告)号：US20060247909A1

公开(公告)日：2006-11-02

申请号：US11207559

申请日：2005-08-18

申请人： Madhav Desai ,  Mitra Purandare ,  Himanshu Sharma ,  Sachin Patkar

发明人： Madhav Desai ,  Mitra Purandare ,  Himanshu Sharma ,  Sachin Patkar

IPC分类号： G06F17/50 ,  G06F9/455 ,  G06F9/45

CPC分类号： G06F17/5027

摘要： The present system provides a number of hardware and software modules that emulate logic circuit designs for simulation purposes. The present system receives an initial logic circuit design and provides algorithms to recode, weight partition and interconnect an emulated logic circuit wherein the features of the original circuit design are preserved. The system further provides a monitoring of the internal signals within the emulated circuit.

摘要翻译： 本系统提供了一些模拟逻辑电路设计用于仿真的硬件和软件模块。 本系统接收初始逻辑电路设计，并提供了重新编码，加权分区和互连仿真逻辑电路的算法，其中保留了原始电路设计的特征。 该系统进一步提供对仿真电路内部信号的监控。