公开(公告)号：US06571357B1

公开(公告)日：2003-05-27

申请号：US09563006

申请日：2000-04-29

申请人： Matthew A. Martin ,  Everett Basham ,  Christopher D. Price

发明人： Matthew A. Martin ,  Everett Basham ,  Christopher D. Price

IPC分类号： H02H305

CPC分类号： G06F11/261

摘要： The application discloses a system and method for providing a compact and high speed mechanism for emulating an ASIC or other chip operating within a large computing system environment for diagnostic purposes. A two step process is disclosed for generating data patterns for fully exercising a chip and to then transmit these data patterns at a high frequency to a system under test. In phase one, a pattern generator preferably transmits test pattern data at a first frequency to a memory storage device. In phase two, the memory storage device is enabled to transmit the stored test pattern data at a high frequency to a system under test. Buffering the test pattern data in this manner enables the inventive system to bypass the data transmission speed limitation of the pattern generator while still employing the test patterns created by the pattern generator and to thereby test the system under test under high speed operating conditions.

摘要翻译： 本申请公开了一种系统和方法，用于提供用于仿真用于诊断目的的大型计算系统环境中运行的ASIC或其他芯片的紧凑且高速的机制。 公开了一种用于产生用于完全运动芯片并且然后以高频将这些数据模式传送到被测系统的数据模式的两步过程。 在第一阶段中，图案生成器优选地将测试图案数据以第一频率发送到存储器存储设备。 在第二阶段中，存储器存储装置能够将存储的测试模式数据以高频率发送到被测系统。 以这种方式缓冲测试图案数据使得本发明的系统能够绕过图案发生器的数据传输速度限制，同时仍然采用由图案发生器产生的测试图案，从而在高速运行条件下测试被测系统。