利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.025 秒)

    METHOD FOR DETERMINING WIRE LENGTHS BETWEEN NODES USING A RECTILINEAR STEINER MINIMUM TREE (RSMT) WITH EXISTING PRE-ROUTES ALGORITHM
    1.
    发明申请
    METHOD FOR DETERMINING WIRE LENGTHS BETWEEN NODES USING A RECTILINEAR STEINER MINIMUM TREE (RSMT) WITH EXISTING PRE-ROUTES ALGORITHM 有权
    使用现有的前导路由算法使用最优控制器最小树（RSMT）确定节点之间的线长度的方法

    公开(公告)号：US20130086534A1

    公开(公告)日：2013-04-04

    申请号：US13486061

    申请日：2012-06-01

    申请人： Min Zhao ,  Jingyan Zuo ,  Yu-Yen Mo

    发明人： Min Zhao ,  Jingyan Zuo ,  Yu-Yen Mo

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A method for the creation of rectilinear Steiner minimum trees includes determining a set of candidate connections from a terminal node to a different terminal node or to a graph edge. The length of each candidate connection may be used to determine the set of candidate connections that span the graph with a minimum total length.

    摘要翻译： 用于创建直线斯坦纳最小树的方法包括确定从终端节点到不同终端节点或图形边缘的一组候选连接。 每个候选连接的长度可以用于确定跨越具有最小总长度的图形的候选连接的集合。

    Method for determining wire lengths between nodes using a rectilinear steiner minimum tree (RSMT) with existing pre-routes algorithm
    2.
    发明授权
    Method for determining wire lengths between nodes using a rectilinear steiner minimum tree (RSMT) with existing pre-routes algorithm 有权
    使用具有现有预路由算法的直线斯坦纳最小树（RSMT）来确定节点之间的线长度的方法

    公开(公告)号：US08635576B2

    公开(公告)日：2014-01-21

    申请号：US13486061

    申请日：2012-06-01

    申请人： Min Zhao ,  Jingyan Zuo ,  Yu-Yen Mo

    发明人： Min Zhao ,  Jingyan Zuo ,  Yu-Yen Mo

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5077

    摘要： A method for the creation of rectilinear Steiner minimum trees includes determining a set of candidate connections from a terminal node to a different terminal node or to a graph edge. The length of each candidate connection may be used to determine the set of candidate connections that span the graph with a minimum total length.

    摘要翻译： 用于创建直线斯坦纳最小树的方法包括确定从终端节点到不同终端节点或图形边缘的一组候选连接。 每个候选连接的长度可以用于确定跨越具有最小总长度的图形的候选连接的集合。

    Systematic approach for performing cell replacement in a circuit to meet timing requirements
    3.
    发明授权
    Systematic approach for performing cell replacement in a circuit to meet timing requirements 有权
    用于在电路中执行电池更换以满足时序要求的系统方法

    公开(公告)号：US07949976B2

    公开(公告)日：2011-05-24

    申请号：US12125945

    申请日：2008-05-23

    申请人： Jingyan Zuo ,  Yu-Yen Mo ,  Salim Chowdhury

    发明人： Jingyan Zuo ,  Yu-Yen Mo ,  Salim Chowdhury

    IPC分类号： G06F17/50 ,  G06F9/455

    CPC分类号： G06F17/5031 ,  G06F2217/84

    摘要： An improved, systematic approach is provided for automatically determining which cells in a circuit should be replaced to satisfy timing adjustment requirements (TAR's), and automatically replacing the cells with replacement cells to meet the TAR's. With the improved approach, there is a high likelihood that an optimal replacement scheme will be found which requires the fewest number of cells to be replaced while still satisfying all of the TAR's.

    摘要翻译： 提供了一种改进的系统方法，用于自动确定应更换电路中的哪些单元以满足定时调整要求（TAR），并自动替换具有替换单元格的单元以满足TAR。 通过改进的方法，很可能发现需要更换细胞数量最少的最佳替代方案，同时仍然满足所有的TAR。

    SYSTEMATIC APPROACH FOR PERFORMING CELL REPLACEMENT IN A CIRCUIT TO MEET TIMING REQUIREMENTS
    4.
    发明申请
    SYSTEMATIC APPROACH FOR PERFORMING CELL REPLACEMENT IN A CIRCUIT TO MEET TIMING REQUIREMENTS 有权
    在电路中执行电池更换以满足时序要求的系统方法

    公开(公告)号：US20090293029A1

    公开(公告)日：2009-11-26

    申请号：US12125945

    申请日：2008-05-23

    申请人： Jingyan Zuo ,  Yu-Yen Mo ,  Salim Chowdhury

    发明人： Jingyan Zuo ,  Yu-Yen Mo ,  Salim Chowdhury

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5031 ,  G06F2217/84

    摘要： An improved, systematic approach is provided for automatically determining which cells in a circuit should be replaced to satisfy timing adjustment requirements (TAR's), and automatically replacing the cells with replacement cells to meet the TAR's. With the improved approach, there is a high likelihood that an optimal replacement scheme will be found which requires the fewest number of cells to be replaced while still satisfying all of the TAR's.

    摘要翻译： 提供了一种改进的系统方法，用于自动确定应更换电路中的哪些单元以满足定时调整要求（TAR），并自动替换具有替换单元格的单元以满足TAR。 通过改进的方法，很可能发现需要更换细胞数量最少的最佳替代方案，同时仍然满足所有的TAR。

    Hierarchical repeater insertion
    6.
    发明授权
    Hierarchical repeater insertion 有权
    分层中继器插入

    公开(公告)号：US07137091B1

    公开(公告)日：2006-11-14

    申请号：US10778639

    申请日：2004-02-13

    申请人： Dae Suk Jung ,  Manoj Gopalan ,  Yu-Yen Mo ,  Seong Rai Cho ,  Venkat R. Podduturi ,  Yet-Ping Pai

    发明人： Dae Suk Jung ,  Manoj Gopalan ,  Yu-Yen Mo ,  Seong Rai Cho ,  Venkat R. Podduturi ,  Yet-Ping Pai

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5045

    摘要： A method and system for inserting repeaters at different levels in a processor hierarchy involve tracing a net in a processor circuit followed by inserting repeaters at different locations in the net. The net is a circuit trace of wiring between circuit elements of a circuit, the net being divided into two nets. One net includes internal circuit elements of a processor component and another net includes external circuit elements of a processor component. A repeater solution, which includes inserted repeaters coupled to the internal circuit elements, is instantiated to other processor components. Subsequently, after instantiation of the repeater solution, repeaters are inserted in the nets external to the processor component.

    摘要翻译： 在处理器层级中用于在不同级别插入中继器的方法和系统涉及在处理器电路中跟踪网络，然后在网络中的不同位置插入中继器。 网络是电路的电路元件之间的布线的电路图，网被分成两个网。 一个网络包括处理器组件的内部电路元件，另一个网络包括处理器组件的外部电路元件。 包括连接到内部电路元件的插入式中继器的中继器解决方案被实例化到其他处理器组件。 随后，在中继器解决方案实例化之后，将中继器插入到处理器组件外部的网络中。