公开(公告)号：US20120019549A1

公开(公告)日：2012-01-26

申请号：US13115942

申请日：2011-05-25

申请人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

发明人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

IPC分类号： G06T1/20 ,  G09G5/02 ,  G09G5/377

CPC分类号： G06F9/30134 ,  G06F9/30174 ,  G06F9/3879 ,  G06F9/45504

摘要： An accelerator chip can be positioned between a processor chip and a memory. The accelerator chip enhances the operation of a Java program by running portions of the Java program for the processor chip. In a preferred embodiment, the accelerator chip includes a hardware translator unit and a dedicated execution engine.

公开(公告)号：US20120001926A1

公开(公告)日：2012-01-05

申请号：US13115958

申请日：2011-05-25

申请人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

发明人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

IPC分类号： G06F12/00 ,  G06F15/16

CPC分类号： G06F9/30134 ,  G06F9/30174 ,  G06F9/3879 ,  G06F9/45504

摘要： An accelerator chip can be positioned between a processor chip and a memory. The accelerator chip enhances the operation of a Java program by running portions of the Java program for the processor chip. In a preferred embodiment, the accelerator chip includes a hardware translator unit and a dedicated execution engine.

公开(公告)号：US20120032965A1

公开(公告)日：2012-02-09

申请号：US13207168

申请日：2011-08-10

申请人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

发明人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

IPC分类号： G06F15/16

CPC分类号： G06F9/30134 ,  G06F9/30174 ,  G06F9/3879 ,  G06F9/45504

摘要： An accelerator chip can be positioned between a processor chip and a memory: The accelerator chip enhances the operation of a Java program by running portions of the Java program for the processor chip. In a preferred embodiment, the accelerator chip includes a hardware translator unit and a dedicated execution engine.

摘要翻译： 加速器芯片可以位于处理器芯片和存储器之间：加速器芯片通过运行处理器芯片的Java程序的部分来增强Java程序的操作。 在优选实施例中，加速器芯片包括硬件转换器单元和专用执行引擎。

公开(公告)号：US20120023310A1

公开(公告)日：2012-01-26

申请号：US13115953

申请日：2011-05-25

申请人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

发明人： Mukesh K. Patel ,  Dan Hillman ,  Jay Kamdar ,  Jon Shiell ,  Udaykumar R. Raval

IPC分类号： G06F15/76 ,  G06F9/02

CPC分类号： G06F9/30134 ,  G06F9/30174 ,  G06F9/3879 ,  G06F9/45504

摘要： An accelerator chip can be positioned between a processor chip and a memory. The accelerator chip enhances the operation of a Java program by running portions of the Java program for the processor chip. In a preferred embodiment, the accelerator chip includes a hardware translator unit and a dedicated execution engine.

摘要翻译： 加速器芯片可以位于处理器芯片和存储器之间。 加速器芯片通过运行处理器芯片的Java程序的部分来增强Java程序的操作。 在优选实施例中，加速器芯片包括硬件转换器单元和专用执行引擎。

公开(公告)号：US06826749B2

公开(公告)日：2004-11-30

申请号：US09866508

申请日：2001-05-25

申请人： Mukesh K. Patel ,  Udaykumar R. Raval ,  Harihar J. Vyas

发明人： Mukesh K. Patel ,  Udaykumar R. Raval ,  Harihar J. Vyas

IPC分类号： G06F945

CPC分类号： G06F9/4843 ,  G06F9/30134 ,  G06F9/30174 ,  G06F9/3851 ,  G06F9/3879 ,  G06F9/44521

摘要： A Java accelerator includes a hardware unit associated with the CPU portion, the hardware unit converting stack-based instructions, such as Java bytecodes, into register-based instructions such as the instructions which are native to the CPU. A thread lifetime unit in the hardware unit is used to maintain a count of the number of bytecodes to be executed while an active thread is loaded into the system. Once this count reaches zero or below, the operation of a/the thread in the system is stopped and the Java Virtual Machine loaded into the CPU portion in order to implement its thread manager. Additionally, a single step unit in the hardware unit allows the production of debugger indications after each stack-based instruction.

摘要翻译： Java加速器包括与CPU部分相关联的硬件单元，硬件单元将基于堆栈的指令（诸如Java字节码）转换为基于寄存器的指令，例如CPU本机的指令。 硬件单元中的线程生命周期单元用于在活动线程加载到系统中时维护要执行的字节码数量的计数。 一旦该计数达到零或以下，系统中的线程的操作将停止，并将Java虚拟机加载到CPU部分以实现其线程管理器。 此外，硬件单元中的单步单元允许在每个基于堆栈的指令之后生成调试器指示。