公开(公告)号：US06649515B2

公开(公告)日：2003-11-18

申请号：US09164508

申请日：1998-09-30

申请人： Peter K. Moon ,  Makarem A. Hussein ,  Alan Myers ,  Charles Recchia ,  Sam Sivakumar ,  Angelo Kandas

发明人： Peter K. Moon ,  Makarem A. Hussein ,  Alan Myers ,  Charles Recchia ,  Sam Sivakumar ,  Angelo Kandas

IPC分类号： H01L214763

CPC分类号： H01L21/76808 ,  H01L21/76834

摘要： A method of forming an interconnection including the steps of depositing a first masking material over a first conductive region of an integrated circuit substrate and depositing a dielectric material over the first masking material. The method also includes forming a via through the dielectric material to expose the first masking material and a second masking material is deposited in a portion of the via. A trench is formed in the dielectric material over a portion of the via and the second masking material is removed from the via. The via is then extended through the first masking material and a conductive material is deposited in the via.

摘要翻译： 一种形成互连的方法，包括以下步骤：在集成电路基板的第一导电区域上沉积第一掩模材料，并在第一掩模材料上沉积电介质材料。 该方法还包括通过介电材料形成通孔以暴露第一掩模材料，并且第二掩蔽材料沉积在通孔的一部分中。 在通孔的一部分上的电介质材料中形成沟槽，并且从通孔去除第二掩模材料。 然后将通孔延伸穿过第一掩模材料，并且导电材料沉积在通孔中。