公开(公告)号：US08829618B2

公开(公告)日：2014-09-09

申请号：US13288507

申请日：2011-11-03

申请人： Ponnarith Pok ,  Kyle Schulmeyer ,  Roger A. Cline ,  Charvaka Duvvury

发明人： Ponnarith Pok ,  Kyle Schulmeyer ,  Roger A. Cline ,  Charvaka Duvvury

IPC分类号： H01L21/00 ,  H01L27/02 ,  H01L29/78

CPC分类号： H01L27/0255 ,  H01L21/823481 ,  H01L27/0274 ,  H01L27/0629 ,  H01L29/66136 ,  H01L29/78

摘要： An ESD protection circuit with a diode string coupled to a diode-isolated, gate-grounded NMOS ESD device. A method of forming an ESD protection circuit with a diode string coupled to a diode-isolated, gate-grounded NMOS ESD device.

摘要翻译： 一个ESD保护电路，其二极管串耦合到二极管隔离的栅极接地NMOS ESD器件。 一种形成具有耦合到二极管隔离的栅极接地NMOS ESD器件的二极管串列的ESD保护电路的方法。

公开(公告)号：US20120112286A1

公开(公告)日：2012-05-10

申请号：US13288507

申请日：2011-11-03

申请人： Ponnarith Pok ,  Kyle Schulmeyer ,  Roger A. Cline ,  Charvaka Duvvury

发明人： Ponnarith Pok ,  Kyle Schulmeyer ,  Roger A. Cline ,  Charvaka Duvvury

IPC分类号： H01L27/06 ,  H01L21/328

CPC分类号： H01L27/0255 ,  H01L21/823481 ,  H01L27/0274 ,  H01L27/0629 ,  H01L29/66136 ,  H01L29/78

摘要： An ESD protection circuit with a diode string coupled to a diode-isolated, gate-grounded NMOS ESD device. A method of forming an ESD protection circuit with a diode string coupled to a diode-isolated, gate-grounded NMOS ESD device.

摘要翻译： 一个ESD保护电路，其二极管串耦合到二极管隔离的栅极接地NMOS ESD器件。 一种形成具有耦合到二极管隔离的栅极接地NMOS ESD器件的二极管串列的ESD保护电路的方法。

公开(公告)号：US20050285658A1

公开(公告)日：2005-12-29

申请号：US10880132

申请日：2004-06-29

申请人： Kyle Schulmeyer ,  Lloyd Matthews ,  Bernard Pappert

发明人： Kyle Schulmeyer ,  Lloyd Matthews ,  Bernard Pappert

IPC分类号： H03F1/26 ,  H03K25/02

CPC分类号： H03K25/02

摘要： A voltage level shifting circuit (10) transitions an input signal at a first voltage to a second voltage higher than the first voltage. A cross-coupled latch provides the second voltage. Cascode configured transistors (16, 26) are connected in series with input transistors (18, 28) that receive the first voltage in complementary form. Capacitive devices (34, 40) are connected between the first voltage and gates of the cascode configured transistors for allowing independent small signal variations to occur on the gates of the cascode configured transistors for better control of duty cycle and rise and fall time matching of the level shifting circuit. Isolation devices (32, 38) permit independent modification of small signal voltages to occur on the gates of the cascode configured transistors.

摘要翻译： 电压电平移位电路（10）将第一电压的输入信号转换到高于第一电压的第二电压。 交叉耦合闩锁提供第二电压。 串联配置的晶体管（16,26）与以互补形式接收第一电压的输入晶体管（18,28）串联连接。 电容器件（34,40）连接在共源共栅配置的晶体管的第一电压和栅极之间，用于允许在共源共栅配置的晶体管的栅极上发生独立的小信号变化，以更好地控制占空比和上升和下降时间匹配 电平转换电路。 隔离装置（32,38）允许在共源共栅配置晶体管的栅极上发生小信号电压的独立修改。