利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.015 秒)

    Address Generation Unit with Pseudo Sum to Accelerate Load/Store Operations
    1.
    发明申请
    Address Generation Unit with Pseudo Sum to Accelerate Load/Store Operations 有权
    地址生成单位，具有伪和，加速加载/存储操作

    公开(公告)号：US20110022824A1

    公开(公告)日：2011-01-27

    申请号：US12506311

    申请日：2009-07-21

    申请人： Rajat Goel ,  Chen-Ju Hsieh

    发明人： Rajat Goel ,  Chen-Ju Hsieh

    IPC分类号： G06F9/30

    CPC分类号： G06F9/3017 ,  G06F7/506 ,  G06F7/60 ,  G06F9/355 ,  G06F9/3824

    摘要： In an embodiment, an address generation unit (AGU) is configured to generate a pseudo sum from an index portion of two or more operands. The pseudo sum may equal the index if the carry-in of the actual sum to the least significant bit of the index is a selected value (e.g. zero). The AGU may also include circuitry coupled to receive the operands and to generate the actual carry-in to the least significant bit of the index. The AGU may transmit the pseudo sum and the carry-in to a decode block for a memory array. The decode block may decode the pseudo sum into one or more one-hot vectors. The one-hot vectors may be input to muxes, and the one-hot vectors rotated by one position may be the other input. The actual carry-in may be the selection control of the mux.

    摘要翻译： 在一个实施例中，地址生成单元（AGU）被配置为从两个或更多个操作数的索引部分生成伪和。 如果实际和到索引的最低有效位的进位是一个选定的值（例如零），那么伪和可以等于索引。 AGU还可以包括耦合以接收操作数并且生成索引的最低有效位的实际载入的电路。 AGU可以将伪和和携带发送到用于存储器阵列的解码块。 解码块可以将伪和解码成一个或多个单向量向量。 单热矢量可以被输入到多路复用器，并且旋转一个位置的一个热向量可以是另一个输入。 实际的进位可能是多路复用器的选择控制。

    Address generation unit with pseudo sum to accelerate load/store operations
    2.
    发明授权
    Address generation unit with pseudo sum to accelerate load/store operations 有权
    具有伪和的地址生成单元，用于加速加载/存储操作

    公开(公告)号：US08171258B2

    公开(公告)日：2012-05-01

    申请号：US12506311

    申请日：2009-07-21

    申请人： Rajat Goel ,  Chen-Ju Hsieh

    发明人： Rajat Goel ,  Chen-Ju Hsieh

    IPC分类号： G06F12/00

    CPC分类号： G06F9/3017 ,  G06F7/506 ,  G06F7/60 ,  G06F9/355 ,  G06F9/3824

    摘要： In an embodiment, an address generation unit (AGU) is configured to generate a pseudo sum from an index portion of two or more operands. The pseudo sum may equal the index if the carry-in of the actual sum to the least significant bit of the index is a selected value (e.g. zero). The AGU may also include circuitry coupled to receive the operands and to generate the actual carry-in to the least significant bit of the index. The AGU may transmit the pseudo sum and the carry-in to a decode block for a memory array. The decode block may decode the pseudo sum into one or more one-hot vectors. The one-hot vectors may be input to muxes, and the one-hot vectors rotated by one position may be the other input. The actual carry-in may be the selection control of the mux.

    摘要翻译： 在一个实施例中，地址生成单元（AGU）被配置为从两个或更多个操作数的索引部分生成伪和。 如果实际和到索引的最低有效位的进位是一个选定的值（例如零），那么伪和可以等于索引。 AGU还可以包括耦合以接收操作数并且生成索引的最低有效位的实际载入的电路。 AGU可以将伪和和携带发送到用于存储器阵列的解码块。 解码块可以将伪和解码成一个或多个单向量向量。 单热矢量可以被输入到多路复用器，并且旋转一个位置的一个热向量可以是另一个输入。 实际的进位可能是多路复用器的选择控制。