公开(公告)号：US5919266A

公开(公告)日：1999-07-06

申请号：US041770

申请日：1993-04-02

申请人： Raman K. Sud ,  Chris Koverman ,  Jingsong Cai ,  Thomas Hill

发明人： Raman K. Sud ,  Chris Koverman ,  Jingsong Cai ,  Thomas Hill

IPC分类号： G06F11/00 ,  G06F13/00

CPC分类号： G06F11/2035 ,  G06F11/2007 ,  G06F11/2023

摘要： A fault tolerant multiple processor data processing system is described. The system includes a number of processors linked together in a network. One processor is designated the master processor and coordinates the operation of all of the processors. The network is coupled to a number of memory devices which store information which is utilized by the processors. The apparatus includes a redundant mechanism for identifying a failure of a processor. If the master processor fails, a new master processor is selected, in a dynamic manner, from the remaining operative processors. The selection of a new master processor is based upon a contention operation in which the operative processors contend to become the new master processor.

摘要翻译： 描述了容错多处理器数据处理系统。 该系统包括在网络中链接在一起的多个处理器。 一个处理器被指定为主处理器并协调所有处理器的操作。 网络耦合到存储由处理器使用的信息的多个存储器设备。 该装置包括用于识别处理器的故障的冗余机构。 如果主处理器出现故障，则以动态方式从剩余的操作处理器中选择一个新的主处理器。 新的主处理器的选择基于竞争操作，其中操作处理器争用成为新的主处理器。