公开(公告)号：US20060026545A1

公开(公告)日：2006-02-02

申请号：US10710701

申请日：2004-07-29

申请人： Robert Allen ,  Steven Lovejoy ,  Kevin McCullen

发明人： Robert Allen ,  Steven Lovejoy ,  Kevin McCullen

IPC分类号： G06F17/50 ,  G06F9/45 ,  G06F9/455

CPC分类号： G06F17/5072

摘要： A method (300) of placing a to-be-placed integrated circuit macro (404) adjacent one or more already-placed macros (400) aboard an integrated circuit chip (100). The method includes the step of performing a canonical ordering of the edges of the to-be-placed and already placed macros. Then, an edge constraint vector (500, 526) is generated for each active edge (668) of the already-placed macro(s) and each edge of the to-be-placed macro. Each of the edge constraint vectors of the to-be-placed macro is compared to each edge constraint vector of the active edge(s) using a string matching algorithm so as to determine whether any edges of the to-be-placed macro are compatible with any active edges of the already-placed macro(s). The method may be implemented in a CAD system (600).

摘要翻译： 将放置在集成电路芯片（100）上的一个或多个已经放置的宏（400）的待放置集成电路宏（404）放置的方法（300）。 该方法包括执行要放置的和已经放置的宏的边缘的规范排序的步骤。 然后，为已经放置的宏和待放置宏的每个边缘的每个活动边缘（668）生成边缘约束向量（500,526）。 使用字符串匹配算法将待放置的宏的每个边缘约束向量与活动边缘的每个边缘约束向量进行比较，以便确定要被放置的宏的任何边缘是否兼容 具有已放置宏的任何活动边。 该方法可以在CAD系统（600）中实现。

公开(公告)号：US06305004B1

公开(公告)日：2001-10-16

申请号：US09387062

申请日：1999-08-31

申请人： Gustavo Tellez ,  Gary Doyle ,  Philip Honsinger ,  Steven Lovejoy ,  Charles Meiley ,  Gorden Starkey ,  Reginald Wilcox, Jr.

发明人： Gustavo Tellez ,  Gary Doyle ,  Philip Honsinger ,  Steven Lovejoy ,  Charles Meiley ,  Gorden Starkey ,  Reginald Wilcox, Jr.

IPC分类号： G06F1750

CPC分类号： G06F17/5077

摘要： A method for automatically wiring (i.e., routing) an integrated circuit chip after completing the placement of cells on the chip is described. The method employs a maze routing such that the spacing between the routed wires is increased, while at the same time maintaining control over the total wiring length. The maze routing herein described is modified to improve chip yield, reduce wiring capacitance, limit power consumption and coupled signal noise, all of which are achieved by increasing wire-to-wire spacings.

摘要翻译： 描述了在完成芯片上的单元的放置之后自动布线（即布线）集成电路芯片的方法。 该方法采用迷宫路由，使得布线之间的间距增加，同时保持对总布线长度的控制。 这里描述的迷宫路由被改进以提高芯片产量，降低布线电容，限制功耗和耦合信号噪声，所有这些都是通过增加线对线间距来实现的。