公开(公告)号：US20140266362A1

公开(公告)日：2014-09-18

申请号：US14207751

申请日：2014-03-13

申请人： SAMSUNG ELECTRONICS CO., LTD.

发明人： Cheon-Oh LEE ,  Tae-Pyeong KIM ,  Jung-Myung CHOI ,  Sung-Jun KIM ,  Ho-Bin SONG ,  Han-Kyul LIM

IPC分类号： H03K5/156

CPC分类号： H03K5/1565

摘要： A digital duty cycle correction circuit includes a duty cycle controller and a digital duty control code generator. The duty cycle controller generates first and second output clock signals by compensating duty cycles of first and second input clock signals based on a digital duty control code. The digital duty control code generator generates the digital duty control code based on a frequency value obtained by converting duty cycle information of the first output clock signal and the second output clock signal.

摘要翻译： 数字占空比校正电路包括占空比控制器和数字占空比控制代码发生器。 占空比控制器通过基于数字占空比控制代码补偿第一和第二输入时钟信号的占空比来产生第一和第二输出时钟信号。 数字占空比控制码发生器基于通过转换第一输出时钟信号和第二输出时钟信号的占空比信息而获得的频率值来生成数字占空比控制码。