公开(公告)号：US20150178077A1

公开(公告)日：2015-06-25

申请号：US14139263

申请日：2013-12-23

申请人： SRIKANTH T. SRINIVASAN ,  MARK J. DECHENE ,  YURY N. ILIN ,  JUSTIN M. DEINLEIN ,  CHRISTINE E. WANG ,  MATTHEW C. MERTEN

发明人： SRIKANTH T. SRINIVASAN ,  MARK J. DECHENE ,  YURY N. ILIN ,  JUSTIN M. DEINLEIN ,  CHRISTINE E. WANG ,  MATTHEW C. MERTEN

IPC分类号： G06F9/30

CPC分类号： G06F9/30109 ,  G06F9/30112 ,  G06F9/30145 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3863 ,  G06F9/3877 ,  G06F9/3885

摘要： A processor includes a logic to execute a first instruction and a second instruction. The first instruction is ordered before the second instruction. Each instruction references a respective logical register assigned to a respective physical register. The processor also includes logic to reassign a physical register of the second instruction to another logical register before retirement of the first instruction.

摘要翻译： 处理器包括执行第一指令和第二指令的逻辑。 第一条指令在第二条指令之前被排序。 每个指令引用分配给相应物理寄存器的相应逻辑寄存器。 该处理器还包括在退出第一指令之前将第二指令的物理寄存器重新分配给另一个逻辑寄存器的逻辑。