公开(公告)号：US20020121923A1

公开(公告)日：2002-09-05

申请号：US09759981

申请日：2001-01-12

申请人： Sun Microsystem, Inc.

发明人： Robert J. Drost ,  Robert J. Bosnyak

IPC分类号： G06F001/04

CPC分类号： H03K5/13 ,  H03K5/08

摘要： A clock interpolation circuit for setting and controlling a phase of an output clock that is derived from an interpolation of multiple input clocks. Interpolation is performed by capacitively weighting the multiple clocks. A select and control circuit provides the ability to select different capacitance values to control the weighting. An optional buffer stage is also provided to sharpen the edge transitions of the interpolated clock.

摘要翻译： 一种用于设置和控制从多个输入时钟的内插导出的输出时钟的相位的时钟插值电路。 通过对多个时钟进行电容加权来执行插值。 选择和控制电路提供选择不同电容值以控制加权的能力。 还提供了可选的缓冲级，以锐化内插时钟的边沿转换。