公开(公告)号：US20060028583A1

公开(公告)日：2006-02-09

申请号：US10912647

申请日：2004-08-04

申请人： Walter Lin ,  Jiande Jiang

发明人： Walter Lin ,  Jiande Jiang

IPC分类号： H04N9/74

CPC分类号： G09G5/14 ,  G09G5/391 ,  G09G5/395 ,  G09G5/397 ,  G09G2310/0229 ,  G09G2340/0407 ,  G09G2340/0435 ,  G09G2340/12 ,  G09G2340/125 ,  G09G2360/18 ,  H04N5/45 ,  H04N7/012 ,  H04N21/4316 ,  H04N21/440218 ,  H04N21/440263 ,  H04N21/440281

摘要： The present invention provides a system and method for overlaying video from different video sources on a display device. The sources may include a primary video source that provides first image data in the form of a first video signal, and an overlay video source that provides second image data in the form of a second video signal and a fast blank signal. The system encodes the fast blank signal into the second video signal to form encoded image data. The fast blank signal can occupy one bit of the encoded image data. The system stores the first image data and the encoded image data in a frame buffer. A controller reads the first image data and the encoded image data from the frame buffer. The controller processes and decodes encoded image data, extracting the fast blank signal. The controller then uses the extracted fast blank signal to combine the second image data and the first image data, effective to overlay an image from the overly video source onto an image from the primary video source.

摘要翻译： 本发明提供一种用于在显示设备上覆盖来自不同视频源的视频的系统和方法。 源可以包括以第一视频信号的形式提供第一图像数据的主视频源和以第二视频信号和快速空白信号的形式提供第二图像数据的覆盖视频源。 系统将快速空白信号编码成第二视频信号以形成编码图像数据。 快速空白信号可以占据编码图像数据的一位。 系统将第一图像数据和编码图像数据存储在帧缓冲器中。 控制器从帧缓冲器读取第一图像数据和编码图像数据。 控制器处理和解码编码图像数据，提取快速空白信号。 然后，控制器使用所提取的快速空白信号来组合第二图像数据和第一图像数据，有效地将来自过度视频源的图像重叠到来自主要视频源的图像上。

公开(公告)号：US20060028460A1

公开(公告)日：2006-02-09

申请号：US10912646

申请日：2004-08-04

申请人： Walter Lin ,  Jiande Jiang

发明人： Walter Lin ,  Jiande Jiang

IPC分类号： G09G5/00

CPC分类号： G09G5/008 ,  G09G2320/02

摘要： The present invention provides a system and method for adjusting clock phase in a digital display. The display 10 may include a target analog-to-digital converter 104 that generates a first digital signal based on an analog input signal and a first clock signal (CLK1). The system 100 includes a first clock phase adjustment circuit 108, which provides CLK1 to the target analog-to-digital converter 104. A second analog-to-digital converter 106 receives at least a portion of the analog input signal and a second adjusted clock signal (CLK2), and generates a second digital signal based on these inputs. A second clock phase adjustment circuit 100 is communicatively coupled to the second analog-to-digital converter 106, and transmits CLK2 to the second analog-to-digital converter. A controller 112 receives the second digital signal from the second analog-to-digital converter 106 and uses the signal to determine a preferred phase of CLK2. The controller 112 then causes the first clock phase adjustment circuit to adjust the phase of CLK1 based on the preferred phase.

摘要翻译： 本发明提供了一种用于在数字显示器中调整时钟相位的系统和方法。 显示器10可以包括基于模拟输入信号和第一时钟信号（CLK 1）产生第一数字信号的目标模拟 - 数字转换器104。 系统100包括向目标模数转换器104提供CLK 1的第一时钟相位调整电路108。 第二模数转换器106接收模拟输入信号的至少一部分和第二调整时钟信号（CLK2），并且基于这些输入产生第二数字信号。 第二时钟相位调整电路100通信地耦合到第二模数转换器106，并将CLK 2发送到第二模数转换器。 控制器112从第二模数转换器106接收第二数字信号，并使用该信号来确定CLK 2的优选相位。 然后，控制器112基于优选的相位使第一时钟相位调整电路调整CLK 1的相位。