公开(公告)号：US20150236676A1

公开(公告)日：2015-08-20

申请号：US14403293

申请日：2012-05-30

申请人： Yanfei Cai ,  Shuangqu Huang ,  Qiang Dai

发明人： Yanfei Cai ,  Shuangqu Huang ,  Qiang Dai

IPC分类号： H03K3/012 ,  H03K3/356

CPC分类号： H03K3/012 ,  H03K3/356 ,  H03K3/356156

摘要： A CMOS D-type flip flop (D-FF) exhibits reduced power consumption by selectively disabling certain charging/discharging operations at specific circuit elements to minimize the capacitance of the circuit's internal nodes using a partial signaling technique. A clock inverter module may be used to provide a partial inverse clock signal that is the complement of a clock signal when a non-clock dependent input to the clock inverter module has a first value and to provide a fixed signal when the non-clock dependent signal has a second value. One or more MOSFETs controlled by the partial inverse clock signal do not charge or discharge when the non-clock dependent signal has the second value.

摘要翻译： CMOS D型触发器（D-FF）通过选择性地禁用特定电路元件的某些充电/放电操作来降低功耗，以使用部分信令技术来最小化电路内部节点的电容。 当时钟反相器模块的非时钟相关输入具有第一值时，时钟反相器模块可用于提供作为时钟信号的补码的部分反时钟信号，并且当非时钟依赖性时提供固定信号 信号具有第二个值。 当非时钟相关信号具有第二值时，由部分逆时钟信号控制的一个或多个MOSFET不进行充电或放电。

公开(公告)号：US09350325B2

公开(公告)日：2016-05-24

申请号：US14403293

申请日：2012-05-30

申请人： Yanfei Cai ,  Shuangqu Huang ,  Qiang Dai

发明人： Yanfei Cai ,  Shuangqu Huang ,  Qiang Dai

IPC分类号： H03K3/012 ,  H03K3/356

CPC分类号： H03K3/012 ,  H03K3/356 ,  H03K3/356156

摘要： A CMOS D-type flip flop (D-FF) exhibits reduced power consumption by selectively disabling certain charging/discharging operations at specific circuit elements to minimize the capacitance of the circuit's internal nodes using a partial signaling technique. A clock inverter module may be used to provide a partial inverse clock signal that is the complement of a clock signal when a non-clock dependent input to the clock inverter module has a first value and to provide a fixed signal when the non-clock dependent signal has a second value. One or more MOSFETs controlled by the partial inverse clock signal do not charge or discharge when the non-clock dependent signal has the second value.

摘要翻译： CMOS D型触发器（D-FF）通过选择性地禁用特定电路元件的某些充电/放电操作来降低功耗，以使用部分信令技术来最小化电路内部节点的电容。 当时钟反相器模块的非时钟相关输入具有第一值时，时钟反相器模块可用于提供作为时钟信号的补码的部分反时钟信号，并且当非时钟依赖性时提供固定信号 信号具有第二个值。 当非时钟相关信号具有第二值时，由部分逆时钟信号控制的一个或多个MOSFET不进行充电或放电。