公开(公告)号：WO2007079098A3

公开(公告)日：2007-09-13

申请号：PCT/US2006049330

申请日：2006-12-27

Applicant: SRIDHARAN KARTIK M

Inventor： SRIDHARAN KARTIK M

IPC: H03L7/16

CPC classification number: H03L7/18 ,  G06F1/022 ,  G06F7/602 ,  H03K21/00

Abstract: A digital frequency synthesizer can be implemented with single source design, a multiplexer design, a fractional divider design, or a frequency multiplier and frequency divider design. Implementations can utilize a controller dithering circuit or a delta-sigma modulator. The frequency synthesizer can be implemented in a CMOS structure and can utilize a clean up phase locked loop (PLL).

Abstract translation: 数字频率合成器可以通过单一信号源设计，多路复用器设计，分数分频器设计或倍频器和分频器设计实现。 实现可以利用控制器抖动电路或delta-sigma调制器。 频率合成器可以用CMOS结构实现，并可以使用清理锁相环（PLL）。

公开(公告)号：WO2007079098A2

公开(公告)日：2007-07-12

申请号：PCT/US2006/049330

申请日：2006-12-27

Applicant: SRIDHARAN, Kartik, M.

Inventor： SRIDHARAN, Kartik, M.

CPC classification number: H03L7/18 ,  G06F1/022 ,  G06F7/602 ,  H03K21/00

Abstract: A digital frequency synthesizer can be implemented with single source design, a multiplexer design, a fractional divider design, or a frequency multiplier and frequency divider design. Implementations can utilize a controller dithering circuit or a delta-sigma modulator. The frequency synthesizer can be implemented in a CMOS structure and can utilize a clean up phase locked loop (PLL).

Abstract translation: 数字频率合成器可以采用单源设计，多路复用器设计，分数分频器设计或倍频器和分频器设计来实现。 实现可以利用控制器抖动电路或Δ-Σ调制器。 频率合成器可以以CMOS结构实现，并且可以利用清理锁相环（PLL）。