公开(公告)号：WO2014172294A1

公开(公告)日：2014-10-23

申请号：PCT/US2014/034051

申请日：2014-04-14

Applicant: AOPTIX TECHNOLOGIES, INC. ,  ROGERS, Gregory, Eric ,  WETENKAMP, Scott ,  YOUNG, Scott, Alan ,  SIVAPRAKASAM, Srinivas

Inventor： ROGERS, Gregory, Eric ,  WETENKAMP, Scott ,  YOUNG, Scott, Alan ,  SIVAPRAKASAM, Srinivas

IPC: H04B1/06

CPC classification number: H04L27/1525 ,  H04L27/148 ,  H04L27/206 ,  H04L27/2275 ,  H04L27/362 ,  H04L27/3836

Abstract: A mechanism for retrieval of carrier frequency and carrier phase in a received modulated carrier waveform. Retrieval of carrier frequency and carrier phase can be implemented in an analog electrical circuit, using a field programmable gate array (FPGA), or in computer code. Independent of the implementation, the mechanism performs frequency and primary phase recovery by forcing transforms of a pilot tone in the upper and lower sidebands to the same frequency using a feedback loop. The difference-in-magnitudes of the channelized pilot are used by a phase lock loop to perform secondary phase recovery in a manner that also resolves phase sign ambiguity. Benefits of this mechanism include improved phase lock loop tracking performance and a reduction of noise in the data demodulated from the received carrier waveform.

Abstract translation: 一种在接收的调制载波波形中检索载波频率和载波相位的机制。 可以使用现场可编程门阵列（FPGA）或计算机代码在模拟电路中实现载波频率和载波相位的检索。 独立于实现，该机构通过使用反馈回路强制将上侧和下侧边带中的导频音变换为相同频率来执行频率和初级相位恢复。 信道化导频的差异值由锁相环使用，以便解决相位符号模糊度的方式进行二次相位恢复。 该机制的优点包括改进的锁相环跟踪性能和降低从接收到的载波波形解调的数据中的噪声。

公开(公告)号：WO2014089634A1

公开(公告)日：2014-06-19

申请号：PCT/AU2013/001464

申请日：2013-12-13

Applicant: UNIVERSITY OF SOUTH AUSTRALIA

Inventor： COWLEY, William George ,  MCKILLIAM, Robert George ,  POLLOK, Andre

IPC: H04L27/18 ,  H04L27/22 ,  H04B10/556

CPC classification number: H04L27/2271 ,  H04L5/006 ,  H04L27/18 ,  H04L27/2275 ,  H04L27/2332 ,  H04L27/38 ,  H04L2025/03401 ,  H04L2025/03649

Abstract: A least squares estimator of carrier phase and amplitude in a receiver in a communication system using a phase shift keying modulation scheme that uses both known pilot symbols and unknown data symbols is described. That is, the method exploits knowledge of pilot symbols in addition to the unknown data symbols to estimate carrier phase and amplitude. Further, an efficient recursion based estimation method is described that only requires O(L . log L ) arithmetic operations where L is the number of received signals. This method uses the M -Ary rounded phase offsets to sort the data symbols and this sorted order is used to recursively calculate candidate values in an optimisation process. Simulation results show that the- estimation methods Using data and pilot symbols outperform estimation methods using only data symbols (ie non-coherent detection methods). Further, the system can be used for systems using multiple M -ary phase shift keying digital modulation schemes.

Abstract translation: 描述使用使用已知导频符号和未知数据符号的相移键控调制方案的通信系统中的接收机中的载波相位和幅度的最小二乘估计器。 也就是说，除了未知数据符号之外，该方法利用导频符号的知识来估计载波相位和幅度。 此外，描述了仅需要O（L·log L）算术运算的有效的基于递归的估计方法，其中L是接收信号的数量。 该方法使用M-Ary舍入相位偏移对数据符号进行排序，并且该排序顺序用于在优化过程中递归计算候选值。 仿真结果表明，使用数据和导频符号的估计方法优于仅使用数据符号的估计方法（即非相干检测方法）。 此外，该系统可以用于使用多个M相移键控数字调制方案的系统。

公开(公告)号：WO2013108590A1

公开(公告)日：2013-07-25

申请号：PCT/JP2013/000031

申请日：2013-01-09

Applicant: パナソニック株式会社

Inventor： 毛利　浩喜 ,  永野　孝一 ,  手塚　宏行

IPC: H04L27/22 ,  H04B1/16 ,  H04L27/38

CPC classification number: H04L7/0016 ,  H04L27/2275 ,  H04L27/3818

Abstract: 　位相調整器（２０）は、直交変換後の複素信号にて波形の位相を揃える。エッジ検出器（２１）は、位相調整後の複素信号において、エッジ検出を行う。位相ずれ検出器（２２）は、エッジ検出器（２１）の出力信号において、直交変換後の同相信号と直交信号に対する位相ずれを検知して、位相誤差信号（ＰＥ）を出力する。直交変換のためにミキサ（１５，１６）及び移相器（１８）に接続された発振器（１７）は、位相誤差信号（ＰＥ）をもとにＶＣＯクロックのエッジを調整し、原信号の位相ずれを補正する位相調整部を有する。

Abstract translation: 相位调节器（20）将波形的相位对准正交变换的复合信号。 边缘检测器（21）在相位调节之后检测复合信号中的边沿。 在由边缘检测器（21）输出的信号中，相移检测器（22）检测正交变换后正交信号和同相信号之间的相移，并输出相位误差信号（PE）。 对于正交变换，连接到混频器（15,16）和移相器（18）的振荡器（17）具有相位调节单元，其基于相位误差信号（PE）来调节VCO时钟边沿，并校正 原始信号的相移。

公开(公告)号：WO2006078860A3

公开(公告)日：2009-05-07

申请号：PCT/US2006001969

申请日：2006-01-19

Applicant: MARVELL WORLD TRADE LTD

Inventor： WANG CINDY CHUN ,  XU XIANGYANG SIMON ,  CHEN XIAOCHU

IPC: H04L25/00

CPC classification number: H04L27/22 ,  H03K2005/00241 ,  H04L27/2275 ,  H04L2025/03401 ,  H04L2027/0046 ,  H04L2027/0063

Abstract: A delay buffer includes a first shift register (50) receiving input data and having a shift signal input port. The first shift register right shifts the input data responsive to a shift signal on the shift signal input port. The shift signal is determined based on an effective bit width of the input data. A first delay line (56) receives the shifted data from the first shift register while a second delay line (58) of equal length to the first delay line receives the shift signal. A second shift register (60) receives the output from the first delay line and receives the output of the second delay line on a shift signal input port (62). The second shift register then left shifts the data contained therein according to the shift signal.

Abstract translation: 延迟缓冲器包括接收输入数据并具有移位信号输入端口的第一移位寄存器（50）。 第一移位寄存器根据移位信号输入端口上的移位信号，右移位输入数据。 基于输入数据的有效位宽来确定移位信号。 第一延迟线（56）接收来自第一移位寄存器的移位数据，而与第一延迟线等长的第二延迟线（58）接收移位信号。 第二移位寄存器（60）接收来自第一延迟线的输出，并接收移位信号输入端口（62）上的第二延迟线的输出。 然后，第二移位寄存器根据移位信号移位其中包含的数据。

公开(公告)号：WO2005107203A1

公开(公告)日：2005-11-10

申请号：PCT/JP2004/006182

申请日：2004-04-28

Applicant: 三菱電機株式会社 ,  大久保 政二 ,  後藤 健太郎 ,  佐野 裕康

Inventor： 大久保 政二 ,  後藤 健太郎 ,  佐野 裕康

IPC: H04L27/227

CPC classification number: H04L27/2275 ,  H04L2027/0028 ,  H04L2027/0046 ,  H04L2027/0089

Abstract: ２シンボル周期の信号でなる２シンボル周期信号部が所定の位置に配置されたデータ列でなりＰＳＫ変調された受信信号の周波数偏差補正を行う周波数制御回路において、（２×Ｍ）シンボル周期間の位相回転量から（２×Ｍ）シンボル周期間の変調成分による位相回転量を減算して、送受信装置間の周波数偏差による（２×Ｍ）シンボル周期間の位相回転量を抽出するオフセット除去手段（１７）を設け、既知パターンである２シンボル周期信号部の周期性を利用することにより、ビットタイミング同期が確立していない場合でも短時間に高精度な周波数偏差補正を行えるようにする。

Abstract translation: 一种频率控制电路，用于校正由两符号周期信号形成的两符号周期信号部分的数据序列组成的接收的PSK调制信号的频率差被布置在预定位置。 频率控制电路具有从（2xM）符号周期的相位旋转量中减去（2xM）个符号周期的调制分量的相位旋转量的偏移去除装置（17），并提取（2×M ）符号周期，由于发射机和接收机之间的频率差异。 通过使用作为已知模式的两个符号周期区间的周期性，即使没有建立位定时同步，也可以在高精度的短时间内校正频差。

公开(公告)号：WO1983000783A1

公开(公告)日：1983-03-03

申请号：PCT/HU1982000021

申请日：1982-05-03

Applicant: TAVKÖZLÉSI KUTATO INTÉZET

Inventor： TAVKÖZLÉSI KUTATO INTÉZET ,  FRIGYES, István ,  SZABO, Zoltán ,  BERCELI, Tibor ,  MENG, József ,  VANYAI, Péter ,  KOVATS, János

IPC: H03D03/00

CPC classification number: H04L27/2275

Abstract: Circuit for the suppression of the carrier for the transmission of digital signals in a communication connection with a coherent demodulation and suppressed wave carriers. The circuit comprises one or a plurality of spectral indicators detecting the shifting of the spectrum of the modulated signal and regulating the variable electronic element appropriately comprised of an adjustable oscillator. The circuit is arranged in the receiver portion of the connection, the output being connected to the reference input. In order to provide for the random process of the modulating digital signal, the circuit comprises, on the transmitter side of the connection, a bit mixer, whereas on the receiver side there is provided a bit separator. In connections with suppressed carrier, the circuit comprises a locked phase loop and/or stages carrying out non-linear operations.

Abstract translation: 用于在具有相干解调和抑制波载波的通信连接中抑制用于传输数字信号的载波的电路。 该电路包括一个或多个频谱指示器，其检测调制信号的频谱的移位并调节由可调振荡器适当组成的可变电子元件。 电路布置在连接的接收器部分中，输出端连接到参考输入端。 为了提供调制数字信号的随机过程，该电路在连接的发射机侧包括位混频器，而在接收机侧，提供了一个位分离器。 在与抑制载波的连接中，电路包括锁相相环和/或执行非线性操作的阶段。

公开(公告)号：WO2006039550A3

公开(公告)日：2007-05-24

申请号：PCT/US2005035293

申请日：2005-09-30

Applicant: EFFICIENT CHANNEL CODING INC ,  THESLING WILLIAM ,  MO FAN

Inventor： THESLING WILLIAM ,  MO FAN

IPC: H03C5/00

CPC classification number: H04L7/10 ,  H04L7/04 ,  H04L27/0014 ,  H04L27/2275 ,  H04L2027/003 ,  H04L2027/0034 ,  H04L2027/0036 ,  H04L2027/0053 ,  H04L2027/0067 ,  H04L2027/0095

Abstract: Novel receiver systems and methods are disclosed to facilitate coarse frequency and frame recovery in an adaptive or otherwise variable coding system. Information contained in a header may be used to estimate and minimize phase and frequency errors The header information may also be used to adjust phase estimates. Phase and frequency information may thereafter be corrected using adaptive phase and frequency synchronization techniques on frame-by-frame basis.

Abstract translation: 公开了新颖的接收机系统和方法，以便于自适应或其他可变编码系统中的粗略频率和帧恢复。 标题中包含的信息可用于估计和最小化相位和频率误差。报头信息也可用于调整相位估计。 之后可以逐帧地使用自适应相位和频率同步技术校正相位和频率信息。

公开(公告)号：WO2002067522A1

公开(公告)日：2002-08-29

申请号：PCT/JP2002/001244

申请日：2002-02-14

Applicant: 三菱電機株式会社 ,  林 亮司

Inventor： 林 亮司

IPC: H04L27/22

CPC classification number: H04L27/2275 ,  H04L2027/0067

Abstract: A phase detection circuit comprises a quadrant identifying unit (101) for identifying the quadrant of a received signal on the basis of a received base band signal, a rotational projection unit (102) for projecting the received signal, after rotating the received signal according to a predetermined rule, onto the line perpendicular at the origin to the line bisecting the identified quadrant, an integrator (103) for integrating the projected signal, a 1-bit quantitizer (104) for judging whether the sign of the integration result is plus or minus and quantizing the result, a delay circuit (105) for delaying the quantized signal by a predetermined time, an adder (1) for adding the judgment result and the quantized signal by using the phase of pi as a modulo, and a low-pass filter (2) for latching the added phase values sequentially by means of a shift register in the low-pass filter, converting the phase value, if there is data across pi in all the data in the shift register, into a predetermined specific value, and averaging the phase values.

Abstract translation: 相位检测电路包括：根据接收到的基带信号识别接收信号的象限的象限识别单元（101），用于根据接收到的基带信号旋转接收信号后的投影接收信号的旋转投影单元（102） 一个预定的规则，在垂直于原点的线到平分识别的象限的线，用于积分投影信号的积分器（103），用于判断积分结果的符号是加号还是加法的1比特量化器（104） 减去和量化结果，用于将量化信号延迟预定时间的延迟电路（105），用于通过使用pi的相位作为模数将判断结果和量化信号相加的加法器（1） 通过滤波器（2），用于通过低通滤波器中的移位寄存器顺序地锁存相加的相位值，如果在移位寄存器中的所有数据中存在跨越pi的数据，则将相位值转换为预置 终止特定值，并对相位值进行平均。

公开(公告)号：WO99034526A1

公开(公告)日：1999-07-08

申请号：PCT/AU1998/001077

申请日：1998-12-24

IPC: G01S13/75 ,  H04B1/04 ,  H04B1/59 ,  H04L25/49 ,  H04L27/18 ,  H04L27/20 ,  H04L27/227

CPC classification number: H04L27/206 ,  G01S13/758 ,  H04L25/4902 ,  H04L27/18 ,  H04L27/2275

Abstract: An excitation reference source (Fc) is split through a 90 degree splitter. One output from the splitter is fed to the LO port of a mixer. Data is fed to the mixer's IF port and causes PRK modulation of the LO port's signal. The output of the mixer at the RF port is a PRK modulated quadrature signal. This is attenuated and added back onto the reference by a zero degree combiner ready for transmission to the transponder.

Abstract translation: 激发参考源（Fc）通过90度分离器分裂。 来自分离器的一个输出被馈送到混频器的LO端口。 数据被馈送到混频器的IF端口，并导致LO端口信号的PRK调制。 在RF端口的混频器的输出是PRK调制正交信号。 这被衰减并由零度组合器返回参考，准备传输到应答器。

公开(公告)号：WO1998023070A1

公开(公告)日：1998-05-28

申请号：PCT/US1997021468

申请日：1997-11-21

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： ADVANCED MICRO DEVICES, INC. ,  HENDRICKSON, Alan ,  SCHNIZLEIN, Paul

IPC: H04L27/227

CPC classification number: H04L27/2275 ,  H03L7/093 ,  H03L7/0991 ,  H03L7/107 ,  H03L7/146 ,  H04B1/707 ,  H04L1/24 ,  H04L7/0334 ,  H04L27/22 ,  H04L27/2273 ,  H04L27/2277 ,  H04L2027/0028 ,  H04L2027/0046 ,  H04L2027/0067 ,  H04L2027/0069

Abstract: A digital communications DQPSK passband detector having a matched filter, a differential decoder, and a slicer that use elementary circuit components. In the matched filter, recovered carrier references signals are fed along with the received signal to a pair of XNOR gates. This arrangement effectively results in a multiplication operation without any complex circuit elements. The outputs of the XNOR gates control the direction of counting of a pair of binary counters that generate correlated values of the I and Q components in the received signal. Thus, the integrate/dump circuits of a conventional matched filter are replaced with simpler digital counters. A digital differential decoder to extract the phase difference information between two consecutive received symbols is built from a network of delay elements, multipliers, and adders to recover the phase data. The digital differential decoder produces a digital complex-signal output that can be quantized in a digital slicer to decode the plurality of binary bits transmitted through the data symbols. All these operations are performed on digital signals with basic digital circuit elements, thus resulting in a repeatable robust receiver design without complex hardware components.

Abstract translation: 具有匹配滤波器的数字通信DQPSK通带检测器，差分解码器和使用基本电路部件的限幅器。 在匹配滤波器中，恢复的载波参考信号与接收信号一起馈送到一对XNOR门。 这种布置有效地导致没有任何复杂电路元件的乘法运算。 XNOR门的输出控制一对二进制计数器的计数方向，产生接收信号中I和Q分量的相关值。 因此，常规匹配滤波器的集成/转储电路被更简单的数字计数器代替。 从延迟元件，乘法器和加法器的网络构建用于提取两个连续的接收符号之间的相位差信息的数字差分解码器，以恢复相位数据。 数字差分解码器产生可在数字限幅器中量化的数字复信号输出，以对通过数据符号传输的多个二进制位进行解码。 所有这些操作都是用具有基本数字电路元件的数字信号执行的，从而导致可重复的鲁棒接收机设计，而无需复杂的硬件组件。