公开(公告)号：WO2012124431A1

公开(公告)日：2012-09-20

申请号：PCT/JP2012/053761

申请日：2012-02-17

Applicant: ルネサスエレクトロニクス株式会社 ,  清水 賢一 ,  森田 敏弘 ,  網 康裕

Inventor： 清水　賢一 ,  森田　敏弘 ,  網　康裕

IPC: G06F13/36 ,  G06F13/14 ,  G06F13/38

CPC classification number: G06F13/4063 ,  G06F13/122 ,  G06F2213/0026

Abstract: 　種々のＰＣＩｅトポロジに対応したシステム構成を実現することが可能な半導体装置が提供される。ＲＡＭ（１４）は、ＰＣＩｅデバイスのファンクション情報を定義するコンフィグレーションレジスタを記憶する。Ｌｉｎｋ制御部（２３）は、ＰＣＩｅホスト（２）から受信したリクエストをデコードし、デコード結果をＣＰＵ（１３）に出力する。ＣＰＵ（１３）は、Ｌｉｎｋ制御部（２３）から受けたデコード結果に応じて対応するコンフィグレーションレジスタをＲＡＭ（１４）から読み出し、リクエストに対するレスポンスを生成してＬｉｎｋ制御部（２３）に送信させる。したがって、種々のＰＣＩｅトポロジに対応したシステム構成を実現することが可能となる。

Abstract translation: 提供了能够获得对应于各种PCIe拓扑的系统配置的半导体器件。 RAM（14）存储定义PCIe设备的功能信息的配置寄存器。 链路控制单元（23）对从PCIe主机（2）接收的请求进行解码，并将解码的结果输出到CPU（13）。 CPU（13）响应于从链路控制单元（23）接收的解码结果，从RAM（14）读取相应的配置寄存器，产生与该请求对应的响应，并且指示链路控制单元（23） 传送响应。 因此，可以获得对应于各种PCIe拓扑的系统配置。