公开(公告)号：WO2004109957A1

公开(公告)日：2004-12-16

申请号：PCT/JP2003/007013

申请日：2003-06-03

Applicant: 富士通株式会社 ,  福滿 勝巳

Inventor： 福滿 勝巳

IPC: H04B10/158

CPC classification number: H04L1/0047 ,  H04B10/695 ,  H04L1/203 ,  H04L25/063

Abstract: 識別点を受信信号に応じて常時最適化追従することにより、符号誤り率を減少させて伝送品質を高品質に保つことができるようにした、光信号受信装置における二値化処理用識別点制御方法である。　目標値到達判定ステップ（Ｓ１７）で、誤り訂正処理の回数が目標値に到達していると判定された場合には、識別点電気信号はそのままとする一方、誤り訂正処理の回数が目標値に到達していないと判定された場合には、誤り訂正処理の回数が当該目標値に近づくように、所定の増減範囲で前記識別点電気信号を増加又は減少させる識別点電気信号増減ステップ（Ｓ１８～Ｓ２１）をそなえて構成する。

Abstract translation: 一种光信号接收装置中的数字化辨别点控制方法，其能够根据接收信号总是最佳地跟随鉴别点，从而降低码错误率并保持高质量的传输。 在目标值到达判定步骤（S17）中，如果判定出错误校正数已经达到目标值，则直观地维持鉴别点电信号。 另一方面，如果判定错误修正的数量不达到目标值，则将控制转移到鉴别点电信号增加/减少步骤（S18至S21），其中鉴别点电信号在 预定范围，使得误差校正的数量接近目标值。

公开(公告)号：WO2004088944A1

公开(公告)日：2004-10-14

申请号：PCT/JP2003/004144

申请日：2003-03-31

Applicant: 富士通株式会社 ,  福滿 勝巳

Inventor： 福滿 勝巳

IPC: H04L13/08

CPC classification number: H04L25/05

Abstract: 　様々なフレーム構成に対して柔軟に対応し、安定的な伝送速度変換を実現するデータ伝送装置を提供する。伝送路（２）からの伝送フレームを受信するデータ伝送装置（２０）では、ＦＩＦＯ方式の速度変換用メモリ（２１）において、伝送路（２）からの受信信号から抽出された同期クロックを基にして受信信号中の主信号データが書き込まれ、クロック生成回路（２３）からの同期クロックを基にして主信号データが読み出されることで、非同期方式の伝送速度変換が実現される。また、メモリ残量監視回路（２２）により、速度変換用メモリ（２１）の残量が所定の上限値を上回った場合、および所定の下限値を下回った場合にそれぞれ検出信号が出力され、周波数制御回路（２４）により、これらの検出信号に基づいて、クロック生成回路（２３）の出力周波数が制御される。これにより、受信された主信号データのデータ量が変動した場合に、この変動量に応じて伝送路（３）へのデータ送出量が調整される。

Abstract translation: 数据发送器灵活适应各种帧结构，并能够稳定传输速度转换。 在用于通过传输线（2）接收传输帧的数据发射器（20）中，接收信号中的主信号数据与从接收信号提取的同步时钟同步地写入FIFO速度转换存储器（21），通过 传输线（2）并与来自时钟发生电路（23）的同步时钟同步地进行异步传输速度转换，存储器剩余容量监视电路（22）在速度转换的剩余容量 存储器（21）超过预定上限并且低于预定下限，并且频率控制电路（24）根据检测信号控制时钟发生器电路（23）的输出频率。 因此，如果接收的主信号数据的量变化，则根据接收到的主信号数据的变化量来调整通过传输线（3）发送的数据量。