-
公开(公告)号：WO2023090798A1
公开(公告)日：2023-05-25
申请号：PCT/KR2022/017929
申请日：2022-11-15
Applicant: 주식회사 아모텍
Abstract: 본 발명의 세라믹 커패시터는 복수의 제1 유전체층(110)이 적층된 세라믹 본체(100)와 상기 세라믹 본체(100)의 하면 양측에 배치된 제1 및 제2 바닥 전극(211,212)을 포함하고, 상기 복수의 제1 유전체층(110)은 유전체만으로 된다. 본 발명은 고주파에서 동작하면서 반응 속도가 빠르도록 저용량화한 구조의 적층 세라믹 커패시터를 제공할 수 있는 이점이 있다.
-
公开(公告)号：WO2023085698A1
公开(公告)日：2023-05-19
申请号：PCT/KR2022/017227
申请日：2022-11-04
Applicant: 주식회사 아모텍
Abstract: 광대역 특성을 구현하면서 각 채널을 구성하는 코일 패턴들의 저항 및 인덕턴스를 균일하게 형성하도록 한 적층형 공통 모드 필터를 제시한다. 제시된 적층형 공통 모드 필터는 복수의 코일 패턴을 구비한 적층체로 구성된 상부 전극층, 복수의 코일 패턴을 구비한 적층체로 구성되고, 상부 전극층의 하부에 배치된 하부 전극층 및 커패시턴스 패턴 및 접지 패턴을 구비한 적층체로 구성되어 하부 전극층의 하부에 배치되고, 복수의 코일 패턴과 중첩되어 추가 커패시턴스를 형성하도록 구성된 커패시턴스층을 포함한다.
-
公开(公告)号：WO2023080607A1
公开(公告)日：2023-05-11
申请号：PCT/KR2022/016963
申请日：2022-11-02
Applicant: 주식회사 아모텍
Abstract: 코일 패턴들 사이에 접지 패턴을 개재하여 추가적인 정전 용량을 형성하도록 한 적층형 공통 모드 필터를 제시한다. 제시된 적층형 공통 모드 필터는 제1 코일 패턴, 제2 코일 패턴 및 제3 코일 패턴이 형성된 적층체로 구성된 상부 전극층, 상부 전극층의 하부에 배치되고, 접지 패턴이 형성된 접지층 및 제4 코일 패턴, 제5 코일 패턴 및 제6 코일 패턴이 형성된 적층체로 구성되어 접지층의 하부에 배치된 하부 전극층을 포함하고, 접지 패턴은 상부 전극층의 코일 패턴 및 하부 전극층의 코일 패턴과 중첩되도록 배치되어 정전 용량을 형성하도록 구성된다.
-
公开(公告)号：WO2023068617A1
公开(公告)日：2023-04-27
申请号：PCT/KR2022/015205
申请日：2022-10-07
Applicant: 주식회사 아모텍
Abstract: 헤드에 단차를 형성하여 솔더링 층에서 발생하는 크랙을 방지하도록 한 급전 핀 및 이를 포함한 패치 안테나를 제시한다. 제시된 급전 핀은 제1 면적을 갖는 판상의 도전성 재질로 형성된 급전 헤드, 제2 면적을 갖는 판상의 도전성 재질로 형성되고, 급전 헤드의 하면에 연결된 단차 플레이트 및 다면체 형상의 도전성 재질로 형성되고, 단차 플레이트의 하면에 연결된 급전 바를 포함한다.
-
公开(公告)号：WO2023063665A1
公开(公告)日：2023-04-20
申请号：PCT/KR2022/015202
申请日：2022-10-07
Applicant: 주식회사 아모텍
Inventor： 황철
Abstract: 서로 다른 편파 특성을 갖는 안테나들을 결합하여 안테나 간의 간섭으로 인한 고립도(격리도, isolation)의 저하를 방지하도록 한 다중 대역 안테나 모듈을 제시한다. 제시된 다중 대역 안테나 모듈은 회로 기판을 포함하고, 회로 기판의 상면에는 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역, 제1 상부 클리어런스 영역, 상부 방사체 및 상부 그라운드가 정의되어 제1 주파수 대역에 공진하는 PIFA 안테나로 동작하고, 제1 상부 클리어런스 영역 및 제2 상부 클리어런스 영역에는 제2 주파수 대역에 공진하는 모노폴 안테나로 동작하는 제1 도체 영역 및 제2 도체 영역이 정의된다.
-
Patent Agency Ranking
公开(公告)号：WO2022225361A1
公开(公告)日：2022-10-27
申请号：PCT/KR2022/005768
申请日：2022-04-22
Applicant: 주식회사 아모텍
Abstract: 적층세라믹 전자부품 제조방법이 제공된다. 본 발명의 일 실시예에 의한 적층세라믹 전자부품 제조방법에 의하면 대용량화를 위하여 요구되는 내부전극의 초박막화 및 미세패턴화를 보다 용이하고 신뢰성 있게 구현시킬 수 있고, 구비된 내부전극을 초박막화 함에도 우수한 두께 균일도를 가지도록 구현할 수 있으며, 소결 후 내부전극과 세라믹 그린시트 간의 수축특성 차이로 인한 소결체의 형상 변형이나 층간 분리가 방지될 수 있다.
-
公开(公告)号：WO2022154514A1
公开(公告)日：2022-07-21
申请号：PCT/KR2022/000636
申请日：2022-01-13
Applicant: 주식회사 아모텍
Inventor： 황철
Abstract: 패치 안테나에 안테나 핀을 추가하여 GNSS 주파수 대역인 제1 주파수 대역과 함께 제2 주파수 대역에 공진하도록 한 다중 대역 패치 안테나를 제시한다. 제시된 다중 대역 패치 안테나는 베이스 기재, 베이스 기재의 상면에 배치되는 상부 패치, 베이스 기재의 하면에 배치되는 하부 패치, 베이스 기재, 상부 패치 및 하부 패치를 관통하는 급전 핀 및 급전 핀과 이격되고, 베이스 기재 및 하부 패치를 관통하는 안테나 핀을 포함한다.
-
公开(公告)号：WO2021133029A1
公开(公告)日：2021-07-01
申请号：PCT/KR2020/018891
申请日：2020-12-22
Applicant: 주식회사 아모텍
Inventor： 김병수
Abstract: 전기모터용 스테이터가 제공된다. 본 발명의 예시적인 실시예에 따른 전기모터용 스테이터는 적어도 하나의 코일; 및 폐루프 형상으로 형성되는 요크와, 상기 요크로부터 일정길이 연장되는 슬롯부를 포함하는 스테이터 코어;를 포함하고, 상기 슬롯부는 상기 코일이 권선되는 적어도 하나의 제1슬롯과 상기 코일이 권선되지 않는 적어도 하나의 제2슬롯을 포함하며, 상기 적어도 하나의 제1슬롯과 상기 적어도 하나의 제2슬롯은 서로 동일한 하나의 상을 형성한다.
-
公开(公告)号：WO2021085910A1
公开(公告)日：2021-05-06
申请号：PCT/KR2020/014245
申请日：2020-10-19
Applicant: 주식회사 아모텍
Abstract: 인접하여 배치된 두 방사 패턴에 쓰루 홀을 통해 그라운드 벽을 형성하여 방사 패턴들 사이의 아이솔레이션(Isolation) 특성을 최대화하도록 한 안테나 모듈을 제시한다. 제시된 안테나 모듈은 베이스 기재의 상면에 배치된 제1 방사 패턴, 베이스 기재의 상면에서 제1 방사 패턴과 이격되어 배치된 제2 방사 패턴, 제2 방사 패턴과 마주하는 제1 방사 패턴의 일변과 나란하게 배치된 복수의 제1 쓰루 홀 및 제1 방사 패턴과 마주하는 제2 방사 패턴의 일변과 나란하게 배치된 복수의 제2 쓰루 홀을 포함한다.
-
公开(公告)号：WO2021075738A1
公开(公告)日：2021-04-22
申请号：PCT/KR2020/012537
申请日：2020-09-17
Applicant: 주식회사 아모텍
Inventor： 임병국
Abstract: 복합소자가 제공된다. 본 발명의 일 실시예에 따른 복합소자는 제1유전율을 갖는 한 쌍의 제1유전체 시트층 및 한 쌍의 제1유전체 시트층 중 어느 하나의 일면에 서로 이격되게 구비되는 한 쌍의 내부전극을 포함하는 써프레서부, 제2유전율을 갖는 복수 개의 제2유전체 시트층 및 복수 개의 제2유전체 시트층 각각에 구비되는 복수 개의 커패시터 전극을 포함하는 커패시터부, 및 써프레서부와 커패시터부의 양측에 구비되어 복수 개의 커패시터 전극 및 한 쌍의 내부전극에 연결되는 한 쌍의 외부단자를 포함한다. 여기서, 제1유전율은 제2유전율보다 큰 복합소자를 제공한다.
-
-
-
-
-
-
-
-
-
Search Results
236
records
(took 0.031 seconds)
