公开(公告)号：WO2005101518A1

公开(公告)日：2005-10-27

申请号：PCT/JP2005/003731

申请日：2005-03-04

Applicant: 富士電機ホールディングス株式会社 ,  荻野 正明 ,  須ケ原 紀之

Inventor： 荻野 正明 ,  須ケ原 紀之

IPC: H01L29/78

CPC classification number: H01L29/513 ,  H01L21/28194 ,  H01L21/28211 ,  H01L29/66181 ,  H01L29/66704

Abstract: 　トレンチ内に膜厚の均一性の良いゲート絶縁膜を形成し、高耐圧・高信頼性の半導体装置を提供する。 　Ｓｉ基板のトレンチ内壁に減圧ＣＶＤ法でＨＴＯを形成し、その後、熱酸化処理を行ってＨＴＯとＳｉ基板の界面に熱酸化膜を形成する（サンプルＡ，Ｃ）。これにより、局所的に薄膜化が抑えられ、膜厚の均一性が良好で、かつ、界面準位密度の低いゲート絶縁膜をトレンチ内に形成することができる。熱酸化膜のみでゲート絶縁膜を形成したもの（サンプルＢ）に比べて寿命が大幅に長くなり、耐圧低下のない高品質・高信頼性のトレンチゲート構造の半導体装置を実現することが可能になる。                                                                               

Abstract translation: 通过在沟槽中形成具有优异的膜均匀性的栅极绝缘膜来提供具有高耐受电压和高可靠性的半导体器件。 通过低压CVD法在Si衬底的沟槽内壁上形成HTO，然后通过热氧化工艺（样品A和C）在HTO和Si衬底之间的界面上形成热氧化膜。 因此，薄膜变薄被局部抑制，并且可以在沟槽中形成具有优异的膜均匀性和低界面态密度的栅极绝缘膜。 与栅极绝缘膜仅由热氧化膜形成的样品（样品B）相比，寿命可以显着延长，并且可以提供具有高质量和高可靠性而没有耐电压劣化的沟槽栅极结构半导体器件 。