中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

617 records (took 0.022 seconds)

    SEMICONDUCTOR DEVICE
    1.
    发明申请
    SEMICONDUCTOR DEVICE 审中-公开
    半导体器件

    公开(公告)号：WO2018020350A1

    公开(公告)日：2018-02-01

    申请号：PCT/IB2017/054229

    申请日：2017-07-13

    Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

    Inventor： YAMANE, Yasumasa ,  KURATA, Motomu ,  HODO, Ryota ,  ISHIYAMA, Takahisa

    IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/8242 ,  H01L27/06 ,  H01L27/088 ,  H01L27/108 ,  H01L29/786

    CPC classification number: H01L29/7869 ,  H01L27/1052 ,  H01L27/1207 ,  H01L27/1225 ,  H01L27/1248 ,  H01L27/1255 ,  H01L29/4908 ,  H01L29/513 ,  H01L29/66969 ,  H01L29/78648 ,  H01L29/78696

    Abstract: A semiconductor device having stable electrical characteristics is provided. Alternatively, a highly reliable semiconductor device suitable for miniaturization or high integration is provided. The semiconductor device includes a first barrier layer, a second barrier layer, a third barrier layer, a transistor including an oxide, an insulator, and a conductor. The insulator includes an oxygen-excess region. The insulator and the oxide are between the first barrier layer and the second barrier layer. The conductor is in an opening of the first barrier layer, an opening of the second barrier layer, and an opening of the insulator with the third barrier layer positioned therebetween.

    Abstract translation: 提供具有稳定电特性的半导体器件。 或者，提供适用于小型化或高集成度的高度可靠的半导体器件。 该半导体器件包括第一阻挡层，第二阻挡层，第三阻挡层，包括氧化物的晶体管，绝缘体和导体。 绝缘体包括氧过量区域。 绝缘体和氧化物位于第一阻挡层和第二阻挡层之间。 导体位于第一阻挡层的开口，第二阻挡层的开口以及绝缘体的开口中，第三阻挡层位于第一阻挡层和第二阻挡层之间。

    半導体装置および半導体装置の製造方法
    2.
    发明申请
    半導体装置および半導体装置の製造方法 审中-公开
    半导体器件和制造半导体器件的方法

    公开(公告)号：WO2017163881A1

    公开(公告)日：2017-09-28

    申请号：PCT/JP2017/009253

    申请日：2017-03-08

    Applicant: 三菱電機株式会社

    Inventor： 林田　哲郎 ,  南條　拓真

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

    CPC classification number: H01L29/2003 ,  H01L21/0254 ,  H01L21/02636 ,  H01L21/26546 ,  H01L21/28264 ,  H01L21/30625 ,  H01L29/06 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/12 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66212 ,  H01L29/66522 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

    Abstract: 第１の絶縁層（４１）は、半導体基板（３１）の第２の面（Ｐ２）上に設けられており、開口部（ＯＰ）を有している。第２の絶縁層（６）は、第２の面（Ｐ２）上に設けられており、第１の絶縁層（４１）から離れている。積層体（５１）は第２の面（Ｐ２）上に、窒化ガリウム系材料から作られた、側部ｎ型エピタキシャル層（７）と、第１および第２のｐ型エピタキシャル層（８，９）とを順に有している。積層体（５１）は、第２のｐ型エピタキシャル層（９）からなる部分を有する外側側壁（ＳＯ）と、第２の絶縁層（６）から延びる内側側壁（ＳＩ）と、天面（ＳＴ）とを有している。ｎ型コンタクト層（１２）は天面（ＳＴ）上に設けられている。ソース電極部（１４）は、天面（ＳＴ）上でｎ型コンタクト層（１２）に接しており、かつ外側側壁（ＳＯ）上で第２のｐ型エピタキシャル層（９）に接している。ゲート絶縁膜（１６）は内側側壁（ＳＩ）上に設けられている。

    Abstract translation:

    所述第一绝缘层（41）被设置在半导体基板（31）（P2）的所述第二表面上，且具有开口（OP）。 在第二绝缘层（6）被设置在第二表面（P2）上，除了第一绝缘层（41）。 所述第二表面（P2），从基于氮化镓的材料制成层压体上（51），侧n型外延层（7），第一和第二p型外延层（8,9 ）按此顺序。 层压体（51）包括外侧壁（SO），其具有由第二p型外延层（9）的一部分，从所述第二绝缘层（6）（SI），所述顶表面延伸的内侧壁（ST ）和。 n型接触层（12）设置在顶面（ST）上。 源极电极部分（14）与在以上（ST）的n型接触层（12），和在外侧壁上的第二p型外延层接触的顶面接触（SO）（9）。 栅极绝缘膜（16）设置在内侧壁（SI）上。

    SEMICONDUCTOR DEVICE WITH IMPROVED INSULATED GATE
    6.
    发明申请
    SEMICONDUCTOR DEVICE WITH IMPROVED INSULATED GATE 审中-公开
    具有改进绝缘栅的半导体器件

    公开(公告)号：WO2016108998A1

    公开(公告)日：2016-07-07

    申请号：PCT/US2015/055771

    申请日：2015-10-15

    Applicant: CREE, INC.

    Inventor： LICHTENWALNER, Daniel, Jenner ,  CHENG, Lin ,  PALMOUR, John, Williams

    IPC: H01L21/18 ,  H01L29/16 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78

    CPC classification number: H01L29/513 ,  H01L21/02236 ,  H01L21/02244 ,  H01L29/1033 ,  H01L29/1608 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/517 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/78

    Abstract: A semiconductor device includes a semiconductor body and an insulated gate contact on a surface of the semiconductor body over an active channel in the semiconductor device. The insulated gate contact includes a channel mobility enhancement layer on the surface of the semiconductor body, a diffusion barrier layer over the channel mobility enhancement layer, and a dielectric layer over the diffusion barrier layer. By using the channel mobility enhancement layer in the insulated gate contact, the mobility of the semiconductor device is improved. Further, by using the diffusion barrier layer, the integrity of the gate oxide is retained, resulting in a robust semiconductor device with a low on-state resistance.

    Abstract translation: 半导体器件包括在半导体器件中的有源沟道上的半导体本体的表面上的半导体本体和绝缘栅极接触。 绝缘栅极接触包括在半导体主体的表面上的沟道迁移率增强层，在沟道迁移率增强层上的扩散阻挡层，以及在扩散阻挡层上的电介质层。 通过在绝缘栅极接触中使用沟道迁移率增强层，提高了半导体器件的迁移率。 此外，通过使用扩散阻挡层，保持了栅极氧化物的完整性，导致具有低导通电阻的坚固的半导体器件。

    半導体装置および半導体装置の製造方法
    8.
    发明申请
    半導体装置および半導体装置の製造方法 审中-公开
    半导体器件和半导体器件制造方法

    公开(公告)号：WO2015166572A1

    公开(公告)日：2015-11-05

    申请号：PCT/JP2014/062095

    申请日：2014-05-01

    Applicant: ルネサスエレクトロニクス株式会社

    Inventor： 飯塚　敏洋 ,  小山　晋 ,  加藤　芳健

    IPC: H01L21/336 ,  H01L21/28 ,  H01L21/338 ,  H01L29/423 ,  H01L29/49 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

    CPC classification number: H01L29/2003 ,  H01L21/02178 ,  H01L21/0228 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/778 ,  H01L29/7786 ,  H01L29/78

    Abstract: 　半導体装置の特性を向上させる。窒化物半導体層ＣＨ上にゲート絶縁膜ＧＩを介して形成されたゲート電極ＧＥを有する半導体装置（ＭＩＳＦＥＴ）において、ゲート絶縁膜ＧＩを、窒化物半導体層ＣＨ上に形成された第１ゲート絶縁膜（第１金属の酸化膜）ＧＩａと、第２ゲート絶縁膜（第２金属の酸化膜）ＧＩｂと、を有するように構成する。そして、第２金属（例えば、Ｈｆ）は、第１金属（例えば、Ａｌ）より電気陰性度が低い。このように、第１金属の電気陰性度よりも、第２金属の電気陰性度を低くすることにより、界面分極により第１金属の酸化膜中に負電荷が導入されるため、フラットバンド電圧を正方向にシフトさせることができる。これにより、第１金属の酸化膜の熱処理により負となった閾値電圧を、正の方向にシフトさせることができる。

    Abstract translation: 提高半导体器件特性。 在通过栅极绝缘膜（GI）在氮化物半导体层（CH）上形成有栅电极（GE）的半导体器件（MISFET）中，栅极绝缘膜（GI）被配置为具有第一栅极绝缘膜 形成在氮化物半导体层（CH）上的第一金属膜（Gla）和第二栅极绝缘膜（第二金属的氧化物膜）（GIb））。 第二金属（例如，Hf）具有比第一金属（例如Al）更低的电负性。 因此，由于通过使第二金属的电负性低于第一金属的电负性，由于界面极化，负电荷被引入到第一金属的氧化物膜中，所以可以将平坦带电压偏移为正。 因此，由于第一金属的氧化膜的热处理而变为负的阈值电压可以变为正。

    ENHANCED GATE DIELECTRIC FOR A FIELD EFFECT DEVICE WITH A TRENCHED GATE
    9.
    发明申请
    ENHANCED GATE DIELECTRIC FOR A FIELD EFFECT DEVICE WITH A TRENCHED GATE 审中-公开
    具有开口栅的场效应器件的增强型栅电介质

    公开(公告)号：WO2015050615A3

    公开(公告)日：2015-05-28

    申请号：PCT/US2014046505

    申请日：2014-07-14

    Applicant: CREE INC

    Inventor： LICHTENWALNER DANIEL JENNER ,  CHENG LIN ,  AGARWAL ANANT KUMAR ,  PALMOUR JOHN WILLIAMS

    IPC: H01L29/78 ,  H01L21/12 ,  H01L21/336

    CPC classification number: H01L29/42368 ,  H01L21/045 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7813

    Abstract: The present disclosure relates to a silicon carbide (SiC) field effect device that has a gate assembly formed in a trench. The gate assembly includes a gate dielectric that is an dielectric layer, which is deposited along the inside surface of the trench and a gate dielectric formed over the gate dielectric. The trench extends into the body of the device from a top surface and has a bottom and side walls that extend from the top surface of the body to the bottom of the trench. The thickness of the dielectric layer on the bottom of the trench is approximately equal to or greater than the thickness of the dielectric layer on the side walls of the trench.

    Abstract translation: 本公开涉及具有形成在沟槽中的栅极组件的碳化硅（SiC）场效应器件。 栅极组件包括栅极电介质，栅极电介质是沿着沟槽的内表面沉积的电介质层以及在栅极电介质上形成的栅极电介质。 沟槽从顶部表面延伸到装置的主体中，并且具有从主体的顶部表面延伸到沟槽的底部的底部和侧壁。 沟槽底部上的介电层的厚度近似等于或大于沟槽侧壁上的介电层的厚度。

    電界効果トランジスタ
    10.
    发明申请
    電界効果トランジスタ 审中-公开
    场效应晶体管

    公开(公告)号：WO2015059986A1

    公开(公告)日：2015-04-30

    申请号：PCT/JP2014/071254

    申请日：2014-08-12

    Applicant: 独立行政法人産業技術総合研究所

    Inventor： 右田　真司 ,  太田　裕之 ,  福田　浩一

    IPC: H01L29/786 ,  H01L21/316 ,  H01L21/336 ,  H01L29/78

    CPC classification number: H01L29/513 ,  H01L21/02197 ,  H01L21/02266 ,  H01L29/0649 ,  H01L29/0669 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/16 ,  H01L29/161 ,  H01L29/20 ,  H01L29/4908 ,  H01L29/517 ,  H01L29/78 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/78654 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696

    Abstract: 【課題】低消費電力で、サブスレッショルド領域における電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させることが可能な電界効果トランジスタを提供すること。 【解決手段】本発明の電界効果トランジスタは、共通してＮ型及びＰ型のいずれか一つの導電型とされるソース領域、チャネル領域及びドレイン領域が形成される半導体層と、ゲート絶縁膜を介して前記チャネル領域に隣接して配されるゲート電極とを有する蓄積層動作型の電界効果トランジスタであって、前記ゲート絶縁膜が、前記ゲート電極に印加されるゲート電圧の大きさに応じて比誘電率が減少変化する前記比誘電率の変化勾配を有する誘電体で形成されることを特徴とする。

    Abstract translation: [问题]提供一种能够在低功耗下在室温下将亚阈值区域中的电流变化率急剧下降至小于60mV / 10的场效应晶体管。 [解决方案]该场效应晶体管是包括半导体层的累积层动作型场效应晶体管，其中具有N型或P型导电性的源极区，沟道区和漏极区 并且栅电极与沟道区相邻地设置有栅极绝缘膜，所述场效应晶体管的特征在于，所述栅极绝缘膜由具有相对介电常数的变化梯度的电介质形成， 其中相对介电常数根据施加到栅电极的栅极电压的大小而变化而变化。

Patent Agency Ranking