公开(公告)号：WO2003040739A1

公开(公告)日：2003-05-15

申请号：PCT/JP2002/011660

申请日：2002-11-08

Applicant: 株式会社アドバンテスト ,  須藤 訓 ,  渡辺 直良

Inventor： 須藤 訓 ,  渡辺 直良

IPC: G01R31/28

CPC classification number: G01R31/31917 ,  G01R31/31924 ,  G01R31/31928

Abstract: A semiconductor device tester for testing semiconductor devices at a time. The circuit scale of the semiconductor device tester enabling specific data to be concurrently written in each semiconductor device is not increased by the enabling of concurrent write. Pairs of an integer delay generating section and a fraction delay generating section constituting a semiconductor device tester are provided. The number of pairs is equal to the number of pins of the semiconductor devices under test. For each pair, waveform control sections are provided, the number of which is equal to the number of semiconductor devices under test. Each waveform control section generates set and reset pulses for generating a test pattern signal applied to the pins of the same attribute of the semiconductor devices under test to generate a test pattern signal. By applying individual data in place of test pattern data to the waveform control sections, the individual data can be concurrently written in the semiconductor devices under test.

Abstract translation: 一次半导体器件测试仪。 通过启用同时写入，不会增加能够同时写入每个半导体器件中的特定数据的半导体器件测试器的电路规模。 提供了构成半导体器件测试器的整数延迟产生部分和分数延迟产生部分的对。 成对数等于被测半导体器件的引脚数。 对于每对，提供波形控制部分，其数量等于被测半导体器件的数量。 每个波形控制部分产生设置和复位脉冲，用于产生施加到被测半导体器件的属性的引脚的测试图形信号，以产生测试图案信号。 通过将单独的数据代替测试图案数据到波形控制部分，可以将个别数据同时写入被测半导体器件。

公开(公告)号：WO2009047844A1

公开(公告)日：2009-04-16

申请号：PCT/JP2007/069764

申请日：2007-10-10

Applicant: 株式会社アドバンテスト ,  永田 祐仁 ,  渡辺 直良

Inventor： 永田 祐仁 ,  渡辺 直良

IPC: G01R31/319 ,  G01R31/28

CPC classification number: G01R31/31703 ,  G01R31/31932

Abstract: 　被試験デバイスを試験する試験装置であって、被試験デバイスが出力するデバイス出力信号の期待値を発生し、デバイス出力信号と期待値とを比較すべき試験サイクルにおいて比較イネーブル信号を出力するパターン発生部と、デバイス出力信号を取得すべきタイミングを示すストローブ信号を発生するタイミング発生部と、比較イネーブル信号が出力されたことを条件として、デバイス出力信号と期待値とを比較する論理比較部と、ストローブ信号が発生されず、または、比較イネーブル信号が出力されないことを条件として、当該試験サイクルが、論理比較が行われないフリーパスサイクルであることを検出するフリーパス検出部と、を備える試験装置を提供する。

Abstract translation: 用于测试被测器件的测试器包括：模式产生部分，用于产生被测器件输出的器件输出信号的期望值，并在器件输出信号和期望值应该在测试周期内输出比较使能信号 比较用于产生指示应该获取装置输出信号的定时的选通信号的定时产生部分，用于在输出比较使能信号的条件下比较装置输出信号和期望值的逻辑比较部分， 以及自由通过检测部分，用于检测测试周期是在不产生选通信号或不输出比较使能信号的条件下进行逻辑比较的自由周期。

公开(公告)号：WO2009028040A1

公开(公告)日：2009-03-05

申请号：PCT/JP2007/066566

申请日：2007-08-27

Applicant: 株式会社アドバンテスト ,  渡辺 直良

Inventor： 渡辺 直良

IPC: G01R31/319

CPC classification number: G01R31/31932

Abstract: 　被試験デバイスを試験する試験装置であって、試験周期を示すメイン周期信号を発生するメイン周期発生部と、試験周期毎に試験周期を分割したサブ周期を示すサブ周期信号を発生するサブ周期発生部と、被試験デバイスから出力された出力信号を閾値と比較して、比較結果に応じた論理値を表す比較信号を出力するレベルコンパレータと、サブ周期信号を基準として、試験周期中の異なる位相範囲を示す複数のウィンドウ期間を指定するウィンドウ期間指定部と、複数のウィンドウ期間のそれぞれにおいて比較信号が所定論理値となったか否かを検出するウィンドウタイミング比較部とを備える試験装置を提供する。

Abstract translation: 用于测试被测设备的测试器包括：主周期产生部分，用于产生指示测试周期的主周期信号;子周期产生部分，用于产生指示测试周期被分割的子周期的子周期信号 对于每个测试周期，电平比较器用于将从被测器件输出的输出信号与阈值进行比较，以根据比较结果输出表示逻辑值的比较信号;窗口周期指定部分，用于指定多个窗口 基于子周期信号在测试期间指示不同相位范围的周期;以及窗口定时比较部分，用于检测每个窗口周期中比较信号是否达到预定逻辑值。

公开(公告)号：WO2010026641A1

公开(公告)日：2010-03-11

申请号：PCT/JP2008/066004

申请日：2008-09-04

Applicant: 株式会社アドバンテスト ,  金子 邦行 ,  渡辺 直良

Inventor： 金子 邦行 ,  渡辺 直良

IPC: G01R31/28 ,  G11C29/56

CPC classification number: G11C29/56 ,  G11C16/04

Abstract: 　複数の出力端子を備える被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験命令列を実行する実行部と、複数の出力端子のうち少なくとも１つの出力端子を指定する複数の設定データを記憶する記憶部と、設定データにより指定される出力端子からの出力信号の値が期待値と一致するか否かを検出する検出部と、検出部による検出結果に応じて試験命令列の実行シーケンスを変更する少なくとも２つの検出命令の実行において、記憶部内の異なる設定データを選択して検出部に供給する選択部と、を備える試験装置を提供する。

Abstract translation: 本发明的目的是提供一种用多个输出端测试被测设备的测试装置。 测试装置具有执行单元，执行测试指令序列以测试测试对象设备;存储单元，存储多个设置数据以指定多个输出终端中的至少一个;检测单元，其检测是否或 不是来自由设定数据指定的输出端子的输出信号的值与预期值一致;以及选择单元，其选择存储单元中的不同设置数据，并且至少在执行中将数据提供给检测单元 两个检测指令，用于响应检测单元的检测结果改变测试指令序列的执行顺序。

公开(公告)号：WO2007032192A1

公开(公告)日：2007-03-22

申请号：PCT/JP2006/316628

申请日：2006-08-24

Applicant: 株式会社アドバンテスト ,  藤部 亮 ,  渡辺 直良 ,  橋本 純

Inventor： 藤部 亮 ,  渡辺 直良 ,  橋本 純

IPC: G11C29/10 ,  G01R31/28 ,  G11C29/56

CPC classification number: G11C29/56 ,  G11C29/56004

Abstract: 　与えられるアドレス信号のパルス数によりアドレスが指定可能な被試験メモリを試験する試験装置であって、被試験メモリに書き込むべき書込データを生成するパターン発生部と、書込データを書き込むべき被試験メモリのアドレスを示すアドレス情報を格納するアドレス情報格納部を有する第１アドレス生成部と、アドレス情報格納部が格納したアドレス情報に応じた期間、所定の周期でパルスを出力し、アドレス信号を生成する波形成形部とを備える試験装置を提供する。

Abstract translation: 提供了一种用于测试测试存储器的测试装置，其地址可以用给定的地址信号的脉冲数来指定。 测试装置包括用于产生要写入测试存储器的写入数据的模式生成单元，具有地址信息存储单元的第一地址生成单元，用于存储指示用于写入写入数据的测试存储器的地址的地址信息，以及 波形形成单元，用于在与由地址信息存储单元存储的地址信息相对应的时间段内以预定间隔输出脉冲，从而产生地址信号。

公开(公告)号：WO2006051666A1

公开(公告)日：2006-05-18

申请号：PCT/JP2005/018846

申请日：2005-10-13

Applicant: 株式会社アドバンテスト ,  長谷川 崇 ,  渡辺 直良

Inventor： 長谷川 崇 ,  渡辺 直良

IPC: G11C29/10 ,  G11C29/56 ,  G11C16/02 ,  G01R31/28

CPC classification number: G11C29/56004 ,  G11C29/56 ,  G11C2029/5606

Abstract: 　本発明の試験装置は、被試験メモリが有する複数の記憶領域を示す複数のアドレス、及び複数の記憶領域に書き込む複数の試験パターンデータを発生するパターン発生器と、複数の記憶領域のうちの不良の記憶領域を示す情報を格納する不良記憶領域格納部と、パターン発生器が発生した所定のアドレスが不良の記憶領域を示す場合に、被試験メモリへの試験パターンデータの書き込みを禁止する書込禁止信号発生部と、所定のアドレスが示す記憶領域に供給すべき試験パターンデータの発生が終了すると、被試験メモリへの試験パターンデータの書き込みの禁止を解除する書込強制有効信号発生部とを備える。

Abstract translation: 测试设备包括：图形生成器，生成指示被测试存储器的多个存储区域的多个地址;多个测试图形数据被写入多个存储区域;存储指示故障存储器的信息的部分; 多个存储区域中的区域，当从图案生成器生成的预定地址指示故障存储区域时，产生用于禁止将测试图案数据写入正在测试的存储器中的信号的区段，以及产生强制写入使能信号的区段 释放禁止将测试图案数据写入正在被测试的存储器中，该测试图案数据被馈送到由预定地址指示的存储区域。