公开(公告)号：WO1989001634A1

公开(公告)日：1989-02-23

申请号：PCT/US1987001967

申请日：1987-08-11

Applicant: ASIX SYSTEMS CORPORATION

Inventor： ASIX SYSTEMS CORPORATION ,  MUETHING, Gerald, F., Jr.

IPC: G01R25/08

CPC classification number: G01R25/08

Abstract: A method for measuring channel-to-channel skew or phase difference in an electronic system of the type having a plurality of input channels which are sampled by sampling pulses having a frequency fo and a period Po. The sampling pulses at each input channel are first mixed with a reference signal having a frequency fr and a period Pr that differ from the frequency and period of the sampling pulses. The mixing produces a beat signal at each input channel. A quantity termed ''effective measurement interval'' which is equal to the difference of the periods of the sampling pulses, Po, and the reference signal, Pr, is computed. A quantity termed ''apparent skew'' which is equal to the number of periods Po of the sampling pulses which represents the skew or phase difference between the beat signals is also determined. Finally, skew of phase difference of the sampling pulses is computed by multiplying the ''effective measurement interval'' by the ''apparent skew''.

Abstract translation: 一种用于测量具有通过具有频率fo和周期Po的采样脉冲采样的多个输入通道的类型的电子系统中的信道到信道偏移或相位差的方法。 首先将每个输入通道处的采样脉冲与具有与采样脉冲的频率和周期不同的频率fr和周期Pr的参考信号混合。 混合在每个输入通道产生拍频信号。 计算称为“有效测量间隔”的数量，其等于采样脉冲Po和参考信号Pr的周期的差。 称为“视在偏移”的数量等于表示拍频信号之间的偏差或相位差的采样脉冲的周期数Po。 最后，通过将“有效测量间隔”乘以“明显偏斜”来计算采样脉冲的相位差的偏移。

公开(公告)号：WO2013156060A1

公开(公告)日：2013-10-24

申请号：PCT/EP2012/057015

申请日：2012-04-17

Applicant: EPCOS AG ,  VAN DER CAMMEN, Peter ,  VAN BEZOOIJEN, Adrianus

Inventor： VAN DER CAMMEN, Peter ,  VAN BEZOOIJEN, Adrianus

IPC: G01R25/00 ,  H03D13/00

CPC classification number: G01R25/00 ,  G01R25/08 ,  H03D13/002 ,  H03D13/004 ,  H03D13/008

Abstract: A phase detector providing linear phase information from -180° to +180° is disclosed. The phase detector comprises frequency divider and phase shifter and a mixer circuit, frequency divider and phase shifter has an output port connected to an input port of the mixer circuit.

Abstract translation: 公开了提供-180°至+ 180°的线性相位信息的相位检测器。 相位检测器包括分频器和移相器以及混频器电路，分频器和移相器具有连接到混频器电路的输入端口的输出端口。

公开(公告)号：WO99029077A1

公开(公告)日：1999-06-10

申请号：PCT/US1998/025345

申请日：1998-11-30

IPC: G01R25/08 ,  H04L27/22 ,  H04L27/233

CPC classification number: G01R25/08

Abstract: A phase digitizer and method with error compensation is provided that utilizes recordings from a digitally generated phase reference to measure the relative time between events, such as, for example, between the input zero crossing and sample pulse events. The digital reference has a constant frequency which is equal to the desired signal frequency, and thus the phase of the reference can be used to measure the time between events. Consequently, by using the existing digitally generated phase reference, the hardware "costs" associated with implementing the prior phase digitizer error compensation approaches can be significantly reduced and/or eliminated.

Abstract translation: 提供了一种具有误差补偿的相位数字化仪和方法，其利用来自数字产生的相位参考的记录来测量事件之间的相对时间，例如在输入过零点和采样脉冲事件之间。 数字参考具有等于期望信号频率的恒定频率，因此参考的相位可以用于测量事件之间的时间。 因此，通过使用现有的数字生成的相位参考，可以显着地减少和/或消除与实现先前的相位数字转换器误差补偿方法相关联的硬件“成本”。

公开(公告)号：WO1995014236A1

公开(公告)日：1995-05-26

申请号：PCT/DE1994001325

申请日：1994-11-09

Applicant: ROBERT BOSCH GMBH ,  STEINLECHNER, Siegbert

Inventor： ROBERT BOSCH GMBH

IPC: G01R25/08

CPC classification number: G01R25/08

Abstract: Proposed is a device for the determination of the phase difference between a first and a second digital input signal (S1, S2). A first embodiment calls for the generation of a clock signal (CLOCK) which is fed as the first (counter) signal (18) to a first counter (16) which is reset by the occurrence of a predetermined flank (31) of the first signal (S1). This embodiment permits phase measurements to be made at a high repetition rate within the range from 0 to 360 DEG . In a second and third embodiment, which are preferably implemented together and may optionally be combined with the first embodiment, a second and third (switch) signal (FWD, BACK) are generated from the digital input signals (S1, S2) and used to control a count-down/count-up counter (20). The second and third embodiments are suitable for the determination of differences in phase equal to multiples of 360 DEG between the two input signals (S1, S2). The device proposed is particularly suitable for the measurement of the phase differences which occur between the output signals of two photodetectors fitted in a heterodyne interferometer.

Abstract translation: 它提出了一种装置，用于确定第一和第二数字输入信号（S1，S2）之间的相位差。 中提供的时钟信号（CLOCK）的生成的第一实施例，其被提供到第一计数器（16），作为第一计数信号（18），它是由所述第一输入信号的预定边缘（31）的发生（S1）被复位。 该实施例使得在零到360°的范围内的高采样率的相位测量值的提供。 在第二个和第三个实施方案中，优选地组合并且与第一实施例任选地组合，它提供了从输入的数字信号（S1，S2）的第二和第三开关信号（ON，RETURN）的是，前向产生 递减计数器（20）的控制。 第二和第三实施例是适合于确定所述的两个数字输入信号（S1，S2），该量以360°的倍数之间的相位差。 本发明的装置特别适用于评估来自两个光电检测器所在差干涉仪中使用的输出信号之间产生的相位差。

公开(公告)号：WO2010136390A1

公开(公告)日：2010-12-02

申请号：PCT/EP2010/057020

申请日：2010-05-21

Applicant: ST-ERICSSON SA ,  DITTRICH, Ralf ,  BURDENSKI, Ralf

Inventor： DITTRICH, Ralf ,  BURDENSKI, Ralf

IPC: H04B1/04 ,  G01R25/04 ,  H03F1/32

CPC classification number: H04B1/0475 ,  G01R25/00 ,  G01R25/08 ,  H03F1/3247 ,  H03F3/24

Abstract: A wireless communication transmitter is configured to determine transmitter phase shift, and correspondingly includes a derivation circuit, one or more slope polarity tracking circuits, and a phase shift computation circuit. The derivation circuit derives a reference signal from a signal input to the transmitter and a feedback signal from the transmit signal corresponding to that input signal. So derived, differences in the reference and feedback signals reveal the effect the transmitter has on the transmit signal. Accordingly, the transmitter focuses on differences in the polarities of the reference signal's slope and the feedback signal's slope to determine the effect the transmitter has on the phase of the transmit signal. That is, the slope polarity tracking circuits track the slope polarities of the reference and feedback signals, while the phase shift computation circuit computes the transmitter phase shift as a function of differences in those tracked slope polarities.

Abstract translation: 无线通信发射机被配置为确定发射机相移，并且相应地包括导出电路，一个或多个斜率极性跟踪电路和相移计算电路。 推导电路从输入到发射机的信号和从该输入信号对应的发射信号中得到一个参考信号。 因此，参考和反馈信号的差异揭示了发射机对发射信号的影响。 因此，发射机侧重于参考信号斜率和反馈信号斜率极性的差异，以确定发射机对发射信号相位的影响。 也就是说，斜率极性跟踪电路跟踪参考和反馈信号的斜率极性，而相移计算电路根据那些跟踪的斜率极性的差异来计算发射机相移。

公开(公告)号：WO2008053562A1

公开(公告)日：2008-05-08

申请号：PCT/JP2006/322012

申请日：2006-11-02

Applicant: 富士通株式会社 ,  丸谷 正純

Inventor： 丸谷 正純

IPC: H03K5/26 ,  G01R25/00 ,  H03D13/00

CPC classification number: G01R25/08 ,  H03D13/001 ,  H03K5/26

Abstract: 　共に同じ第１の周波数を有する入力クロック間の位相差を検出する位相差検出器において、　前記入力クロックに対して、前記入力クロック間の位相差をパルス幅で示された位相差信号に変換するパルス幅変換部と、前記第１の周波数より遅い第２の周波数を有する基準クロックを用いて前記位相差信号のレベルをサンプリングし、前記サンプリングされた位相差信号のレベルに応じた第１の重み付けにより、前記位相差信号のレベルの個数をカウントするカウンタ部とを備え、前記カウンタ部によるカウント値が一定の範囲内を推移するとき前記第１の重み付けにより前記入力クロック間の位相差が検出される。

Abstract translation: 相位差检测器检测具有相同第一频率的输入时钟之间的相位差。 相位差检测器包括：脉冲宽度转换部分，用于将输入时钟之间的相位差转换为脉冲宽度的相位差信号至输入时钟;以及计数器部分，用于通过使用参考值对相位差信号的电平进行采样 时钟具有比第一频率慢的第二频率，并且对相位差信号的采样电平对应的第一权重对相位差信号的电平数进行计数。 当由计数器计数的值保持在恒定范围内时，通过第一权重检测输入时钟之间的相位差。

公开(公告)号：WO1995018384A1

公开(公告)日：1995-07-06

申请号：PCT/DE1994001380

申请日：1994-11-23

Applicant: ANT NACHRICHTENTECHNIK GMBH ,  MELLER, Wolfgang ,  WIDMANN, Fritz

Inventor： ANT NACHRICHTENTECHNIK GMBH

IPC: G01R25/08

CPC classification number: G01R25/04 ,  G01R25/08 ,  H03L7/085

Abstract: The invention concerns a digital phase detector for the determination of phase shifts between a comparison clock signal (VT) and a reference clock signal (RT). First means (STA, STO) generate start and stop signals from the pulses of the reference and comparison clock signals (RT, VT). A counter (ZG, Z) counts the pulses of a higher-frequency counter clock signal (ZT) in the time slot between a start signal and the subsequent stop signal. The count registered by the counter (ZG, Z) is a measure of the phase shift. Digital phase detectors of this kind exhibit quantization errors. The use of a sign information (VZ) derived from the comparison clock signal, which leads or lags the reference clock signal, and means (MP) which add a constant to the counter count enables the effects of the quantization error to be significantly reduced. The phase detector proposed makes it possible to design phase-control loops giving precise clock-signal adjustment since it provides a control signal even when the phase shift between the comparison and reference clock signals is very small.

Abstract translation: 本发明涉及一种数字相位检测器，用于确定一个比较时钟（VT）和参考时钟（RT）之间的相移。 第一装置（STA，STO）从参考和比较时钟（RT，VT）启动和停止信号的脉冲产生。 计数器（ZG，Z）中的开始和下面的停止信号之间的时间窗口计数，较高的频率计数时钟的脉冲（ZT）。 计数器（ZG，Z）的计数器值表示的相移的一种度量。这种类型的数字相位检测器具有对量化误差。 通过使用从所述向前或向后相比于参考时钟滞后比较时钟（VZ）得到的标志信息，以及装置（MP），其添加至恒定的计数器值，则量化误差的影响可以大大减少。 根据本发明的相位检测器使得锁相环具有精确Taktnachführung因为它甚至提供一个控制信号以比较和可用的参考时钟之间的最小相移。

公开(公告)号：WO1995006854A2

公开(公告)日：1995-03-09

申请号：PCT/US1994009256

申请日：1994-08-16

Applicant: LEW, Hyok, Sang

Inventor： LEW, Yon, Sung ,  LEW, Yon, Kyong

IPC: G01F00/00

CPC classification number: G01R25/08 ,  G01F1/588 ,  G01F1/60

Abstract: A magnetic flowmeter comprises a first electric circuit (6) providing a first alternating electrical signal generated mostly by an electromagnetic interaction between an alternating magnetic field and the velocity of an electrically conductive fluid moving in a direction transverse to the alternating magnetic field, and a second electric circuit (10 or 36) providing a second alternating electrical signal generated moslty by an electromagnetic induction between the alternating magnetic field and an inductive circuit element (37) included in the second electric circuit, wherein the velocity of the electrically conductive fluid is determined as a function of a phase angle difference between the first and second alternating electrical signals.

Abstract translation: 磁流量计包括第一电路（6），该第一电路（6）提供主要由交变磁场与横向于交变磁场的方向移动的导电流体的速度之间的电磁相互作用而产生的第一交流电信号;以及第二电路 提供第二交流电信号的电路（10或36），其通过所述交变磁场和包括在所述第二电路中的电感电路元件（37）之间的电磁感应产生电场，其中所述导电流体的速度被确定为 第一和第二交流电信号之间的相位角差的函数。

公开(公告)号：WO2013147839A1

公开(公告)日：2013-10-03

申请号：PCT/US2012/031408

申请日：2012-03-30

Applicant: INTEL CORPORATION ,  O'MAHONY, Frank ,  CASPER, Bryan K. ,  MANSURI, Mozhgan

Inventor： O'MAHONY, Frank ,  CASPER, Bryan K. ,  MANSURI, Mozhgan

IPC: G01R23/175 ,  H03K5/13 ,  H03L7/081

CPC classification number: G01R31/31725 ,  G01R25/08 ,  G01R31/31726 ,  G04F10/005 ,  H03K2005/00052

Abstract: An all-digital delay measurement circuit (DMC) constructed on an integrated circuit (IC) die characterizes clocking circuits such as full phase rotation interpolators, also constructed on the IC die. The on-die all-digital DMC produces a digital output value proportional to the relative delay between two clocks, normalized to the clock period of the two clocks.

Abstract translation: 在集成电路（IC）芯片上构造的全数字延迟测量电路（DMC）表征了也在IC芯片上构造的诸如全相位旋转内插器的时钟电路。 片上全数字DMC产生与两个时钟之间的相对延迟成比例的数字输出值，归一化为两个时钟的时钟周期。

公开(公告)号：WO2010150311A1

公开(公告)日：2010-12-29

申请号：PCT/JP2009/002886

申请日：2009-06-24

Applicant: 富士通株式会社 ,  松田篤

Inventor： 松田篤

IPC: G01R29/02 ,  H03L7/06

CPC classification number: G01R25/08 ,  H03L7/085 ,  H03L2207/50

Abstract: 　第１反転遅延素子を偶数個、ループ状に接続した第１遅延回路と、第２反転遅延素子を偶数個、ループ状に接続した第２遅延回路と、第１入力信号を受け、第１反転遅延素子から第１パルス信号を発生させる第１パルス信号駆動回路と、第２入力信号を受け、第２の反転遅延素子から第２パルス信号を発生させる第２パルス信号駆動回路と、第２反転遅延素子からの第４パルス信号によって、第１反転遅延素子からの第３パルス信号の論理をラッチする、複数の第１フリップフロップ回路と、第３パルス信号をカウントする第１カウンタと、第４パルス信号をカウントする第２カウンタと、第３パルス信号を、第４パルス信号によって、第１フリップフロップよってラッチし、第１フリップフロップがラッチした信号が第１の変化をした場合に、第１のカウンタのカウント数及び第２カウンタのカウント数を記憶する検出結果出力回路と、を備えることを特徴とするＴＤＣ回路。

Abstract translation: 公开了一种TDC电路，包括：第一延迟电路，其中偶数个第一反相延迟元件以环路连接; 第二延迟电路，其中偶数个第二反相延迟元件以环路连接; 第一脉冲信号驱动电路，用于接收第一输入信号并从第一反相延迟元件产生第一脉冲信号; 第二脉冲信号驱动电路，用于接收第二输入信号并从第二反相延迟元件产生第二脉冲信号; 多个第一触发器电路，用于在来自第二反相延迟元件的第四脉冲信号上锁存来自第一反相延迟元件的第三脉冲信号的逻辑; 用于计数第三脉冲信号的第一计数器; 用于计数第四脉冲信号的第二计数器; 以及检测结果输出电路，用于当第四触发器在第四脉冲信号上锁存第三脉冲信号时，存储第一计数器的计数和第二计数器的计数，以及由第一触发器锁存的信号 -flop已经发生了第一次变化。