公开(公告)号：WO2015183341A1

公开(公告)日：2015-12-03

申请号：PCT/US2014/071196

申请日：2014-12-18

Applicant: CYPRESS SEMICONDUCTOR CORPORATION

Inventor： WANG, Marshall ,  XIE, Miaoxing

IPC: H03L7/06 ,  H03L7/24

CPC classification number: H04L27/2017 ,  H03C3/095 ,  H03C3/0991 ,  H03L7/0891 ,  H04L2027/0018 ,  H04L2027/0053 ,  H04L2027/0065

Abstract: Systems, methods, and devices are disclosed for implementing frequency calibration circuits. The devices may include a data source configured to generate a first data signal based on a first data value and a second data signal based on a second data value. The devices may include a gain control circuit configured to receive the first and second data signals from the data source, and generate a first modified data signal and a second modified data signal. The devices may include an oscillator circuit configured to generate a first output signal and a second output signal based, at least in part, on the first and second modified data signals. The devices may include a calibration circuit configured to determine an adjustment value based on the first and second output signals, and further configured to change a gain of the gain control circuit based on the determined adjustment value.

Abstract translation: 公开了用于实现频率校准电路的系统，方法和装置。 所述设备可以包括被配置为基于第一数据值生成第一数据信号的数据源和基于第二数据值的第二数据信号。 所述装置可以包括被配置为从数据源接收第一和第二数据信号的增益控制电路，并且生成第一修改数据信号和第二修改数据信号。 该装置可以包括被配置为至少部分地基于第一和第二修改数据信号产生第一输出信号和第二输出信号的振荡器电路。 设备可以包括校准电路，其被配置为基于第一和第二输出信号来确定调整值，并且还被配置为基于所确定的调整值来改变增益控制电路的增益。

公开(公告)号：WO2011018874A1

公开(公告)日：2011-02-17

申请号：PCT/JP2010/004014

申请日：2010-06-16

Applicant: パナソニック株式会社 ,  宮長健二 ,  築澤貴行

Inventor： 宮長健二 ,  築澤貴行

IPC: H03C3/00 ,  H03L7/099

CPC classification number: H03C3/0941 ,  H03C3/095 ,  H03C3/0966 ,  H03L7/083 ,  H03L2207/05 ,  H03L2207/06

Abstract: 　入力される変調信号に基づいた電圧制御発振器からの出力信号をフィードバック制御するフィードバック回路、及びその変調信号を較正して電圧制御発振器へ出力するフィードフォワード回路、を含む変調部と、較正処理時に、変調信号に代えて所定の参照信号を変調部へ出力する信号出力部と、フィードバック回路をオープンループにした状態で、電圧制御発振器が出力する参照信号の周波数遷移量を算出し、この算出した周波数遷移量に基づいてフィードフォワード回路で変調信号の較正に用いられる利得を補正する利得補正部とを備える。

Abstract translation: 配备有一个调制单元，该调制单元包括对基于输入调制信号的压控振荡器的输出信号进行反馈控制的反馈电路和校准调制信号并输出​​调制信号的前馈电路 信号到压控振荡器; 信号输出单元，其在校准期间将规定的参考信号输出到调制单元，而不是调制信号; 以及增益校正单元，其中反馈电路作为开环，计算由压控振荡器输出的参考信号中的频移量，并校正前馈电路在校准中使用的增益 基于所计算的频移量。

公开(公告)号：WO2010127168A1

公开(公告)日：2010-11-04

申请号：PCT/US2010/033044

申请日：2010-04-29

Applicant: QUALCOMM INCORPORATED ,  GENG, Jifeng ,  BALLANTYNE, Gary John ,  FILIPOVIC, Daniel F.

Inventor： GENG, Jifeng ,  BALLANTYNE, Gary John ,  FILIPOVIC, Daniel F.

IPC: H03C3/09

CPC classification number: H03L7/089 ,  H03C3/0916 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966 ,  H03L7/085

Abstract: A digital phase-locked loop (DPLL) supporting two-point modulation is described. In one design, the DPLL includes a phase-to-digital converter and a loop filter operating in a loop, a first processing unit for a lowpass modulation path, and a second processing unit for a highpass modulation path. The first processing unit receives an input modulating signal and provides a first modulating signal to a first point inside the loop after the phase-to-digital converter and prior to the loop filter. The second processing unit receives the input modulating signal and provides a second modulating signal to a second point inside the loop after the loop filter. The first processing unit may include an accumulator that accumulates the input modulating signal to convert frequency to phase. The second processing unit may include a scaling unit that scales the input modulating signal with a variable gain.

Abstract translation: 描述了支持两点调制的数字锁相环（DPLL）。 在一种设计中，DPLL包括一个相位数转换器和一个环路工作的环路滤波器，一个用于低通调制路径的第一处理单元和一个用于高通调制路径的第二处理单元。 第一处理单元接收输入调制信号，并且在相位数转换器之后并且在环路滤波器之前向环路内的第一点提供第一调制信号。 第二处理单元接收输入的调制信号，并且在环路滤波器之后向环路内的第二点提供第二调制信号。 第一处理单元可以包括累积输入调制信号以将频率转换为相位的累加器。 第二处理单元可以包括用可变增益来缩放输入调制信号的缩放单元。

公开(公告)号：WO2009147793A2

公开(公告)日：2009-12-10

申请号：PCT/JP2009/002237

申请日：2009-05-21

Applicant: PANASONIC CORPORATION ,  LEE, Wayne ,  KATO, Akira ,  MATSUURA, Toru

Inventor： LEE, Wayne ,  KATO, Akira ,  MATSUURA, Toru

IPC: H03C3/08

CPC classification number: H03C3/0941 ,  H03C3/08 ,  H03C3/095 ,  H03C3/0975 ,  H03C3/0991 ,  H03C5/00

Abstract: A self-calibrating modulator apparatus (300) includes a modulator having a controlled oscillator (326) and an oscillator gain calibration circuit (304). The oscillator gain calibration circuit includes an oscillator gain coefficient calculator (332) configured to calculate a plurality of frequency dependent oscillator gain coefficients from results of measurements taken at the output of the controlled oscillator in response to a test pattern signal representing a plurality of different reference frequencies. The plurality of frequency dependent gain coefficients determined from the calibration process are stored in a look up table (LUT) (334), where they are made available after the calibration process ends to scale a modulation signal applied to the modulator. By scaling the modulation signal prior to it being applied to the control input of the controlled oscillator, the nonlinear response of the controlled oscillator is countered and the modulation accuracy of the modulator is thereby improved.

Abstract translation: 自校准调制器装置（300）包括具有受控振荡器（326）和振荡器增益校准电路（304）的调制器。 振荡器增益校准电路包括振荡器增益系数计算器（332），其被配置为响应于表示多个不同参考的测试模式信号，根据在受控振荡器的输出处获取的测量结果来计算多个频率相关振荡器增益系数 频率。 从校准过程确定的多个与频率相关的增益系数被存储在查询表（LUT）（334）中，在校准过程结束之后使其可用以缩放施加到调制器的调制信号。 通过在将调制信号应用于受控振荡器的控制输入之前缩放调制信号，可以对受控振荡器的非线性响应进行调整，从而提高调制器的调制精度。

公开(公告)号：WO2007083635A1

公开(公告)日：2007-07-26

申请号：PCT/JP2007/050527

申请日：2007-01-16

Applicant: 松下電器産業株式会社 ,  三谷 陽介 ,  平野 俊介 ,  石田 薫

Inventor： 三谷 陽介 ,  平野 俊介 ,  石田 薫

IPC: H03C3/00 ,  H03L7/183

CPC classification number: H03L7/1976 ,  H03C3/0908 ,  H03C3/0925 ,  H03C3/0933 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966

Abstract: 　広帯域の変調に対して変調精度を保つことができるＰＬＬ変調回路、無線送信装置及び無線通信装置。このＰＬＬ変調回路において、ＰＬＬ変調回路（１００）は、ＰＬＬ部（１１０）と、ＰＬＬ部（１１０）の分周器（１１２）又は位相比較器（１１３）に第１の変調信号を入力する第１の変調信号入力手段と、ディジタルの変調信号をＤＡ変換器（１１６）でＤＡ変換してアナログの第２の変調信号を生成してＰＬＬ部（１１０）の電圧制御発振器（１１１）に入力する第２の変調信号入力手段と、電圧制御発振器（１１１）の出力信号を分周する第２の分周器と、電圧制御発振器（１１１）に入力されるチャネル選択信号及び制御電圧に基づいて中心周波数制御信号、ゲイン制御信号及び第２の分周比制御信号を生成してそれぞれ分周器（１１２）、ＤＡ変換器（１１６）及び第２の分周器（１４１）に与える制御手段と、を具備する。

Abstract translation: 提供了能够维持宽带调制的调制精度的PLL调制电路，无线发送装置以及无线通信装置。 PLL调制电路（100）包括：PLL单元（110），用于将第一调制信号输入到PLL单元（110）的分频器（112）或相位比较器（113）的第一调制信号输入装置; 第二调制信号输入装置，用于在DA转换器（116）中转换数字调制信号，以产生模拟第二调制信号并将其输入到PLL单元（110）的压控振荡器（111）; 用于分压电压控制振荡器（111）的输出信号的第二分频器; 以及控制装置，用于根据输入到电压控制振荡器（111）的通道选择信号和控制电压产生中心频率控制信号，增益控制信号和第二分频控制信号，并将其提供给分频器（112） ），DA转换器（116）和第二分频器（114）。

公开(公告)号：WO2007046061A2

公开(公告)日：2007-04-26

申请号：PCT/IB2006/053837

申请日：2006-10-18

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  MATTHEIJSSEN, Paul ,  LEENAERTS, Dominicus, M. W.

Inventor： MATTHEIJSSEN, Paul ,  LEENAERTS, Dominicus, M. W.

IPC: H03C3/09 ,  H03C5/00 ,  H04L27/34

CPC classification number: H03C3/0941 ,  H03C3/095 ,  H03C3/0975 ,  H03C5/00 ,  H04L27/361

Abstract: The present invention relates to a polar modulation apparatus and method, in which an in-phase and a quadrature-phase signal are processed in the analog domain to generate an analog signal corresponding to a derivative of a phase component of said polar- modulated signal. The analog signal is then input to a control input of a controlled oscillator (40). As an example, the processing may be based on a differentiate - and - multiply algorithm in the analog domain. Thereby, phase and envelope signals are generated in the analog domain and bandwidth enlargement due to the processing of the polar signals and corresponding aliasing can be prevented to obtain a highly accurate polar-modulated output signal.

Abstract translation: 本发明涉及一种极坐标调制设备和方法，其中在模拟域中处理同相和正交相位信号以生成对应于相位导数的模拟信号 所述极化调制信号的分量。 然后模拟信号被输入到受控振荡器（40）的控制输入端。 作为例子，处理可以基于模拟域中的差分和乘法算法。 从而，在模拟域中产生相位和包络信号，并且可以防止由于极性信号的处理而引起的带宽扩大，并且可以防止相应的混叠，以获得高度精确的极化调制输出信号。

公开(公告)号：WO2006068237A1

公开(公告)日：2006-06-29

申请号：PCT/JP2005/023631

申请日：2005-12-22

Applicant: 松下電器産業株式会社 ,  吉川 博幸 ,  平野 俊介

Inventor： 吉川 博幸 ,  平野 俊介

IPC: H04L27/20 ,  H03C3/00 ,  H04L27/12

CPC classification number: H03C3/38 ,  H03C3/0925 ,  H03C3/0941 ,  H03C3/095 ,  H04L27/0008 ,  H04L27/20

Abstract: 　 　変調精度の劣化を減少することができると共に、余分な電力消費を抑えることができるマルチモード対応の位相変調装置を提供する。位相変調装置は、ＰＬＬ回路（１５）の変調モードを、１点変調と２点変調とで切り替える切替器（９）を有する。ＧＳＭモードのように狭帯域な変調帯域幅の場合は、切替器（９）をＯＦＦにして第２のデジタルベースバンド信号（Ｓ２）を停止する。これにより、ＰＬＬ回路（１５）は分周比生成部（１０）からの第１のデジタルベースバンド信号（Ｓ１）のみで変調を行う１点変調となる。またＵＭＴＳモードのように広帯域な変調帯域幅の場合は、切替器（９）をＯＮにして第１のデジタルベースバンド信号（Ｓ１）と第２のデジタルベースバンド信号（Ｓ２）による２点変調を行う。

Abstract translation: 一种多模式相位调制装置，其能够降低调制精度的劣化并抑制不必要的功耗。 相位调制装置具有用于在单点调制和双点调制之间切换PLL电路（15）的调制模式的开关（9）。 在诸如GSM模式的窄调制带宽的情况下，开关（9）关闭以停止第二数字基带信号（S2），从而使PLL电路（15）执行单点调制 其中仅来自分频率产生部分（10）的第一数字基带信号（S1）用于调制。 相反，在诸如UMTS模式的宽调制带宽的情况下，开关（9）导通，从而使用第一数字基带信号（S1）和第二数字基带信号（ S2）。

公开(公告)号：WO2004004267A3

公开(公告)日：2004-04-29

申请号：PCT/DE0302118

申请日：2003-06-25

Applicant: INFINEON TECHNOLOGIES AG ,  CONVENT THOMAS ,  HAMMES MARKUS ,  HANKE ANDRE ,  LI PUMA GIUSEPPE ,  MEVISSEN WALTER

Inventor： CONVENT THOMAS ,  HAMMES MARKUS ,  HANKE ANDRE ,  LI PUMA GIUSEPPE ,  MEVISSEN WALTER

IPC: H03C3/09

CPC classification number: H03C3/095 ,  H03C3/0925 ,  H03C3/0933 ,  H03C3/0941

Abstract: The invention relates to a circuit arrangement provided with a phase locked loop (1), which can be used particularly as a mobile-radio transmitter. The reference frequency of the PLL (1) provided with the source (3) is multiplied by a multiplier (10) and is down-mixed on an intermediate frequency plane in a step-down-controller (9) with the output signal of the PLL, and evaluated in such a way that a modulator (13), which is connected to the input of oscillator (6), can be adjusted. Preferably, the inventive principle can be used advantageously with two-point modulators to provide economical, integratable mobile radio transmitters exhibiting good noise characteristics.

Abstract translation: 它是一种具有规定的锁相环（1）的电路装置，其可以特别用作移动无线电发射机。 与源（3）提供的PLL的基准频率（1）乘以一个倍增器（10）和下变频到下混频器（9）与所述PLL的输出信号到一个中间频率水平和评估，以使得（在振荡器6的输入 ）连接的调制器（13）可以调整。 本发明原理优选在两点调制器中有利地使用并且允许具有良好噪声特性的低成本，可集成的移动无线电发射机。

公开(公告)号：WO02099961A3

公开(公告)日：2003-08-28

申请号：PCT/DE0201914

申请日：2002-05-24

Applicant: INFINEON TECHNOLOGIES AG ,  GREWING CHRISTIAN ,  HAMMES MARKUS ,  WAASEN STEFAN

Inventor： GREWING CHRISTIAN ,  HAMMES MARKUS ,  WAASEN STEFAN

IPC: H03C3/09

CPC classification number: H03C3/095 ,  H03C3/0925 ,  H03C3/0941

Abstract: The invention relates to a two-point modulator (1) comprising a PLL circuit (2). Said two-point modulator (1) comprises a first circuit branch for injecting an analog modulation signal (17) into a first point of the PLL circuit (2), and a second circuit branch for injecting a digital modulation signal (16) into a second point of the PLL circuit (2). The second circuit branch controls a frequency distributor (9) in the feedback branch of the PLL circuit (2) and contains a digital filter (10) having a rectangular impulse response.

Abstract translation: 本发明涉及一种双点调制器（1），具有PLL电路（2）。 两点调制器（1）包括：第一电路支路用于在PLL电路（2）和用于在第二点压印一个数字调制信号（16）的第二电路支路中的第一点施加一个模拟调制信号（17） PLL电路（2）。 所述第二电路支路控制所述PLL电路（2）的反馈支路的分频器（9）和包括具有矩形脉冲响应的数字滤波器（10）。

公开(公告)号：WO00038320A1

公开(公告)日：2000-06-29

申请号：PCT/IE1999/000142

申请日：1999-12-22

IPC: G07C9/00 ,  H03B23/00 ,  H03C3/09 ,  H03D7/16 ,  H03J1/00 ,  H04B1/06 ,  H04B1/12 ,  H04B1/38 ,  H04L7/00 ,  H03J7/20 ,  E05B49/00

CPC classification number: H03C3/095 ,  G07C9/00111 ,  H03B23/00 ,  H03J1/0091

Abstract: A narrow band radio receiver (1) comprises a signal mixer (5) which mixes the received signal with a variable frequency output signal received from a variable frequency signal generating circuit (6). A signal, the frequency of which is the difference between the frequencies of the received signal and the variable frequency output signal is relayed to an intermediate filter (10) which filters out signals of frequencies other than an intermediate frequency, which is similar to the difference frequency. The filtered signal is amplified and demodulated through an amplifier (12), demodulator (14) and is passed through an output circuit (15) where it is read by a microprocessor (16). On the microprocessor (16) determining that the signal is in valid format the signal is outputted through a gate (18). The circuit (6) is in the form of a phase locked loop circuit and a voltage controlled oscillator (23) generates the variable frequency output signal. A phase comparator (25) compares the signal frequency outputted by the voltage controlled oscillator (23) with a constant frequency signal from a signal generator (20) and applies a signal proportional to the phase difference to a control input port (28) of the voltage controlled oscillator (23) through an adder (30). A first switch (SW1) breaks the feedback loop (27) when the circuit has locked-up and a capacitive circuit (36) retains the DC voltage on pin (1) of the adder (30) at the locked-up voltage. The microprocessor (16) through a digital to analogue converter (32) applies a stepped staircase voltage to a pin (2) of the adder (30) which is added to the locked-up voltage which in turn causes the voltage controlled oscillator (23) to sweep the frequency of the variable frequency output signal through incremental frequency steps in a staircase fashion.

Abstract translation: 窄带无线电接收机（1）包括信号混合器（5），其将接收的信号与从可变频率信号发生电路（6）接收的可变频率输出信号混合。 其频率为接收信号的频率与可变频率输出信号的频率之间的信号被中继到中间滤波器（10），滤波器（10）滤除除中间频率以外的频率的信号，其中差分 频率。 滤波后的信号通过放大器（12），解调器（14）进行放大和解调，并通过输出电路（15），由微处理器（16）读取。 在微处理器（16）上确定信号是有效的格式，信号通过门（18）输出。 电路（6）是锁相环电路的形式，压控振荡器（23）产生可变频率输出信号。 相位比较器（25）将由压控振荡器（23）输出的信号频率与来自信号发生器（20）的恒定频率信号进行比较，并将与该相位差成比例的信号施加到控制输入端口（28） 压控振荡器（23）通过加法器（30）。 当电路锁定时，第一开关（SW1）断开反馈环路（27），并且电容电路（36）将加法器（30）的引脚（1）上的DC电压保持在锁定电压。 通过数模转换器（32）的微处理器（16）向加法器（30）的引脚（2）施加阶梯式阶梯电压，加法器（30）被加到锁定电压，而锁定电压又导致压控振荡器 ）以逐级方式通过增量频率步长扫描可变频率输出信号的频率。