公开(公告)号：WO2023082469A1

公开(公告)日：2023-05-19

申请号：PCT/CN2022/072882

申请日：2022-01-20

Applicant: 南京沁恒微电子股份有限公司

Inventor： 王春华

IPC: G06F13/40 ,  G06F13/42 ,  G06F9/4401

Abstract: 本发明公开了一种多模式虚拟串口芯片、实现方法、固件下载系统及其方法，多模式虚拟串口芯片包含正常工作模式和增强工作模式，复用辅助信号脚根据是否连接有下拉电阻选择进入何种模式，正常工作模式与现有技术和应用兼容，增强工作模式下还可实现MCU固件一键自动下载。本发明无需外围电路，MCU也不会误进入其他模式，实现固件自动下载、提高下载效率、降低成本、降低功耗、减小产品体积等效果。

公开(公告)号：WO2023061171A1

公开(公告)日：2023-04-20

申请号：PCT/CN2022/120278

申请日：2022-09-21

Applicant: 芯海科技（深圳）股份有限公司

Inventor： 欧阳振华 ,  韩雪峰

IPC: G06F13/40 ,  G06F13/42

Abstract: 本申请公开了一种接口控制电路、集成电路及电子设备，其中，接口控制电路包括接口电路、电容隔离通道、信号传输通道、通道切换电路以及接收电路。电容隔离通道连接于接口电路，电容隔离通道包括信号节点。信号传输通道的一端连接于接口电路，另一端连接于信号节点。通道切换电路连接于电容隔离通道以及信号传输通道。接收电路的输入端连接于信号节点。

公开(公告)号：WO2023045387A1

公开(公告)日：2023-03-30

申请号：PCT/CN2022/096110

申请日：2022-05-31

Applicant: 华为技术有限公司

Inventor： 成永光

IPC: G06F13/40

Abstract: 一种分配PCIE设备标识的方法，计算设备获取待分配的PCIE设备的标识与计算设备上端口的标识之间的对应关系，并且，该对应关系持久于计算设备中，然后，计算设备确定第一PCIE设备与计算设备连接的第一端口，并根据该第一端口的标识与获取的对应关系，为该第一PCIE设备分配标识。由于计算设备是根据持久化存储的端口标识与待分配的PCIE设备的标识之间的对应关系，为PCIE设备分配标识，因此，计算设备每次为各个PCIE设备分配的标识相同，从而实现为PCIE设备分配的标识固定，以此可以避免计算设备为各个PCIE设备分配的标识发生变化而影响计算设备上运行的业务对于PICE设备的访问。

公开(公告)号：WO2023022936A1

公开(公告)日：2023-02-23

申请号：PCT/US2022/040195

申请日：2022-08-12

Applicant: GOPRO, INC.

Inventor： KRISHNAMURTHY, Naveen Chinya ,  GANDHI, Ojas ,  YU, Neal Nai-Chang ,  MADHUR, Rajesh ,  SIEVERT, Otto

IPC: H04W12/50 ,  G06F13/40 ,  H04W8/00

Abstract: Methods and systems for auto-detecting and auto-connecting communication protocols with respect to an image capture device connected to an accessory device via an interface cable. A method for seamless connectivity including automatically detecting, by one of an image capture device and an accessory device, of a wired connection between the image capture device and the accessory device via an interface cable, automatically initiating, by the one of the image capture device and the accessory device, processing associated with a communication protocol supported by the image capture device and the accessory device, and automatically connecting the image capture device to the accessory device via the communication protocol when the processing is complete.

公开(公告)号：WO2023016458A1

公开(公告)日：2023-02-16

申请号：PCT/CN2022/111178

申请日：2022-08-09

Applicant: 芯海科技（深圳）股份有限公司

Inventor： 赖奕佳 ,  王伟 ,  杨乐

IPC: G06F13/42 ,  G06F13/40

Abstract: 本申请公开了一种TYPE-C接口通信电路、方法、集成电路以及电子设备，其中，接口电路用于传输通信信号，通信控制电路包括基准电路和通信信号处理电路，基准电路用于根据接口电路的收发状态输出对应的基准信号，通信信号处理电路用于根据接口电路的收发状态设置通信信号处理电路至对应的信号处理模式，通信控制电路根据基准信号和信号处理模式，控制接口电路完成对通信信号的收发。

公开(公告)号：WO2023275514A1

公开(公告)日：2023-01-05

申请号：PCT/GB2022/051577

申请日：2022-06-21

Applicant: ARM LIMITED

Inventor： EYOLE, Mbou ,  GABRIELLI, Giacomo ,  VENU, Balaji

IPC: G06F13/16 ,  G06F13/40 ,  H04L49/9057 ,  G06F12/0813 ,  G11C7/10 ,  H04L47/62 ,  G06F12/0284 ,  G06F13/1626 ,  G06F13/1652 ,  G06F13/1673 ,  G06F13/4013 ,  G06F2213/0038 ,  G11C7/1006

Abstract: There is provided a data processing apparatus and method. The data processing apparatus comprises a plurality of processing elements connected via a network arranged on a single chip to form a spatial architecture. Each processing element comprising processing circuitry to perform processing operations and memory control circuitry to perform data transfer operations and to issue data transfer requests for requested data to the network. The memory control circuitry is configured to monitor the network to retrieve the requested data from the network. Each processing element is further provided with local storage circuitry comprising a plurality of local storage sectors to store data associated with the processing operations, and auxiliary memory control circuitry to monitor the network to detect stalled data (S60). The auxiliary memory control circuitry is configured to transfer the stalled data from the network to an auxiliary storage buffer (S66) dynamically selected from amongst the plurality of local storage sectors (S64).

公开(公告)号：WO2022265691A1

公开(公告)日：2022-12-22

申请号：PCT/US2022/015234

申请日：2022-02-04

Applicant: WESTERN DIGITAL TECHNOLOGIES, INC.

Inventor： NAVON, Ariel ,  HAHN, Judah Gamliel ,  BENISTY, Shay ,  SHARON, Eran ,  INBAR, Karin

IPC: G06F13/00 ,  G06F13/40 ,  H03M13/00

Abstract: A method and apparatus for systems and methods for digital signal processing (DSP) in a non-volatile memory (NVM) device comprising CMOS coupled to NVM die, of a data storage device. According to certain embodiments, one or more DSP calculations are provided by a controller to the CMOS components of the NVM, that configure one or more memory die to carry out atomic calculations on the data resident on the die. The results of calculations of each die are provided to an output latch for each die, back-propagating data back to the configured calculation portion as needed, otherwise forwarding the results to the controller. The controller aggregates the results of DSP calculations of each die and presents the results to the host system.

公开(公告)号：WO2022241731A1

公开(公告)日：2022-11-24

申请号：PCT/CN2021/094970

申请日：2021-05-20

Applicant: 华为技术有限公司

Inventor： 焦慧芳 ,  周国名 ,  应成伟

IPC: G11C7/10 ,  G11C11/401 ,  G06F13/40 ,  G06F13/42

Abstract: 提供了一种存储器芯片、电路组件、电子设备和用于控制存储器芯片的方法。存储器芯片（220-11 ）包括复位引脚（204）、多个命令地址引脚（202）、存储器单元（240）和模式设置电路（230）。在复位引脚（204）接收到低电平时，进入复位模式。模式设置电路（230）根据在复位模式下多个命令地址引脚（202）接收到的电平图案，生成用于将存储器芯片（220-11 ）设置为标准模式或是镜像模式的模式设置信号，并且在复位结束时，使得存储器芯片（220-11 ）按照设置的模式操作。通过在复位期间使用多个命令地址引脚（202）接收到的电平图案来设置操作模式并且在复位结束之后使得存储器芯片（220-11 ）按照设置的模式操作，可以节省原本在正常操作模式期间设置和维持操作模式的镜像引脚。因此，可以减少存储器芯片（220-11 ）的引脚数量以使得存储器更小型化，或是将其留作他用以增强存储器芯片（220-11 ）的性能。

公开(公告)号：WO2022227473A1

公开(公告)日：2022-11-03

申请号：PCT/CN2021/128632

申请日：2021-11-04

Applicant: 广东湾区智能终端工业设计研究院有限公司

Inventor： 钟刚平 ,  姚定财

IPC: G06F13/42 ,  G06F13/40

Abstract: 一种SPI访问控制方法、系统、计算设备及存储介质，SPI访问控制方法包括：在SPI主设备请求访问SPI从设备时，截获SPI主设备向SPI从设备发送的访问信号；访问信号包括逻辑地址和信号来源标志；依据信号来源标志修改逻辑地址，将SPI主设备对SPI从设备的访问请求，映射至与修改后的逻辑地址对应的存储区间；将修改后的逻辑地址对应的存储区间作为访问区间，使SPI主设备与访问区间之间建立通信连接。本发明使得SPI主设备访问请求可映射至SPI从设备中各个存储区间中的其中一个，以利用单个SPI从设备达到多个SPI从设备的效果，降低成本的同时也克服了存在安装限制的问题。

公开(公告)号：WO2022212232A1

公开(公告)日：2022-10-06

申请号：PCT/US2022/022095

申请日：2022-03-28

Applicant: SIFIVE, INC.

Inventor： PARRY, David ,  BARBIER, Drew ,  SMITH, Joshua ,  SOLOMATNIKOV, Alex ,  ASANOVIC, Krste

IPC: G06F13/40 ,  G06F13/4022 ,  G06F13/404

Abstract: Systems and methods are disclosed for a configurable interconnect address remapper with event detection. For example, an integrated circuit can include a processor core configured to execute instructions. The processor core includes region registers defined by a From Address range and a To Address, a register storing a number of regions defined in the integrated circuit, interrupt enable registers associated with each pair of region registers, and event flags associated with each pair of region registers; an interconnection system handling transactions from the processor core; an interconnect address remapper translating an address associated with a transaction using the one or more pair of region registers; and an interrupt controller receiving an interrupt signal from the interconnect address remapper when the interrupt enable registers are enabled and at least one raised event flags when at least one of the one or more pair of region registers matches the transaction address.