-
公开(公告)号：WO2022139776A1
公开(公告)日：2022-06-30
申请号：PCT/TR2021/051510
申请日：2021-12-26
发明人： KARTAL, Gamze , YELMEN, Ilkay
摘要： The present invention relates to system (1) for enabling persons who experience autism spectrum disorder, Down syndrome and learning difficulties to learn emotional states (moods).
-
公开(公告)号：WO2021087129A1
公开(公告)日：2021-05-06
申请号：PCT/US2020/057987
申请日：2020-10-29
申请人： ALECTIO, INC.
摘要： A computer-implemented method of creating a predictive machine learning model to predict the usefulness of digitally stored data in a second machine learning model comprises receiving an input dataset of training data, the input dataset comprising a plurality of records, the input dataset having been previously used to train the second machine learning model; measuring a usefulness value of records within the input dataset; categorizing training data into groups of usefulness; creating a data filter that is programmed to classify or rank the input dataset using the usefulness values of records in the input dataset; receiving a second dataset of prospective training data; filtering the second dataset of prospective training data using the data filter, and to output a refined training dataset comprising fewer records than the second dataset, the refined training dataset comprising only records of the second dataset having the usefulness value above a specified threshold.
-
公开(公告)号：WO2021019379A1
公开(公告)日：2021-02-04
申请号：PCT/IB2020/056932
申请日：2020-07-23
申请人： KIOXIA CORPORATION
发明人： JAIN, Amit Rajesh
摘要： Various implementations described herein relate to systems and methods for defining an optimal transfer and processing unit (OTPU) size for communicating messages for a plurality of non-volatile memory (NVM) sets of a non-volatile memory of the SSD. Each of the plurality of NVM sets corresponds to one of a plurality of regions of the non-volatile memory. Each of the plurality of regions includes a plurality of dies.
-
公开(公告)号：WO2020158126A1
公开(公告)日：2020-08-06
申请号：PCT/JP2019/045698
申请日：2019-11-21
申请人： ソニー株式会社
摘要： 所定サイズのコンテナファイル単位で論理オブジェクトテーブルを設定し、所定条件下でコンテナファイルをクローズすることで、高速シーク処理等を実現したアーカイブ装置を提供する。記録メディアに対するアクセス制御を実行するデータ処理部が、記録データ単位である論理オブジェクトによって構成されるコンテナファイルの管理用の論理オブジェクトテーブルを生成してメモリに記録する。コンテナファイルに対する処理実行中に、コンテナファイルサイズが予め規定した終了基準値以上となった場合等、規定条件を満たす場合、論理オブジェクトテーブルをメモリから読み出して、記録メディアに記録して、コンテナファイルをクローズする。
-
公开(公告)号：WO2018051387A1
公开(公告)日：2018-03-22
申请号：PCT/JP2016/076890
申请日：2016-09-13
申请人： 株式会社日立製作所
摘要： デバイスコントローラは、スナップショット取得要求を受信する前に、第１論理領域へ第１データを書き込むことを要求する第１ライト要求をプロセッサから受信した場合、複数の小容量ブロックの中の第１小容量ブロックへ第１データを書き込み、デバイスコントローラは、スナップショット取得要求を受信した後に、第１論理領域へ第２データを書きこむことを要求する第２ライト要求を受信した場合、複数の小容量ブロックの中の第２小容量ブロックへ第２データを書き込み、デバイスコントローラは、不揮発性半導体メモリの状態が、予め設定された移動条件を満たす場合、第１ブロック内の第１データを、複数の大容量ブロックの中の第１大容量ブロックへ移動させる。
摘要翻译：
设备控制器，接收所述快照取得请求，当从处理器接收用于所述第一数据写入到所述第一逻辑区中的第一个写请求，多个小的前 首先，第1数据写入于电容器块，所述设备控制器，所述小容量块接收的快照取得请求后，请求到所述第一逻辑区中的第二写入请求写入所述第二数据 当接收时，将多个小容量的块中的所述第二小电容器块写入第二数据，所述设备控制器，所述非易失性半导体存储器的状态为预先设定当移动条件满足时，所述第一块 第一数据被移动到所述多个大的块的第一个较大块。
-
公开(公告)号：WO2018029820A1
公开(公告)日：2018-02-15
申请号：PCT/JP2016/073600
申请日：2016-08-10
申请人： 株式会社日立製作所
摘要： ネットワークにより通信する複数の計算機ノードを含む計算機システムであって、前記複数の計算機ノードそれぞれは、ローカルストレージと１以上の仮想マシンを含み、前記複数の計算機ノードそれぞれは、そのローカルストレージに対するライトデータを、冗長化のために１又は複数の他の計算機ノードに転送し、前記計算機システムに含まれる計算機は、第１の仮想マシンによるライト負荷量を示す情報を取得し、前記複数の計算機ノードにおける配置先候補のローカルストレージの残ライト可能量を示す取得し、前記第１の仮想マシンのライト負荷量と、前記配置先候補の計算機ノードの前記残ライト可能量と、に基づき、前記第１の仮想マシンを前記配置先候補の計算機ノードに配置するか決定する。
摘要翻译： 包括经由网络进行通信的多个计算机节点的计算机系统，其中所述多个计算机节点中的每一个包括本地存储器和一个或多个虚拟机，所述多个计算机节点中的每一个 ，用于本地存储的写入数据被传送到一个或多个其他计算机节点以用于冗余，并且包括在计算机系统中的计算机获取指示第一虚拟机的写入负载量的信息 在多个计算机节点中获取放置目的地候选的本地存储器的剩余可写入量，获得第一虚拟机的写入负载量，放置目的地候选计算机节点的剩余可写入量， ，确定是否将第一虚拟机布置在放置目的地候选的计算机节点中。
-
公开(公告)号：WO2017068904A1
公开(公告)日：2017-04-27
申请号：PCT/JP2016/077807
申请日：2016-09-21
申请人： 株式会社日立製作所
CPC分类号： G06F3/06
摘要： 本発明の一実施形態に係るストレージシステムは、複数のフラッシュパッケージと、ホストとフラッシュパッケージ間でリード・ライト処理を制御するストレージコントローラを有する。当該ストレージシステムは、複数のフラッシュパッケージのうち第１フラッシュパッケージの第１アドレスに、第２フラッシュパッケージの第２アドレスに書き込まれているデータと同一データが書き込まれると、第１フラッシュパッケージに、第１アドレスに対応付けて第２アドレスを記憶させて重複排除を行う。第１フラッシュパッケージが、第２アドレスを第１アドレスに対応付けて記憶している状態の時に、ストレージコントローラから第１アドレスに対するリード要求を受領すると、第２アドレスをストレージコントローラに返送する。第２アドレスを受領したストレージコントローラは、第２フラッシュパッケージにリード要求を発行することで、第２フラッシュパッケージからリード対象データを取得する。
摘要翻译： 根据本发明实施例的存储系统具有多个闪存封装和用于控制主机和闪存封装之间的读取/写入处理的存储控制器。 当在第一闪存封装中的第一闪存封装的第一地址中写入与写入第二闪存封装的第二地址中的数据相同的数据时，存储系统在第一闪存封装中存储第一闪存封装， 并将第二个地址与一个地址相关联以执行重复数据删除。 当第一闪存包将第二地址与第一地址相关联地存储时，当从存储控制器接收到对第一地址的读取请求时，它将第二地址返回给存储控制器。 在接收到第二地址时，存储控制器通过向第二闪存包发出读取请求来获取要从第二闪存包读取的数据。
-
公开(公告)号：WO2017047272A1
公开(公告)日：2017-03-23
申请号：PCT/JP2016/072919
申请日：2016-08-04
申请人： ソニー株式会社
发明人： 伊達 一行
摘要： 本開示の半導体記憶装置は、複数のページを有するブロックと、データの書き込み、消去および読み出しの制御を行うコントローラとを備え、各ページは、それぞれが４段階以上のステートのうちのいずれかの段階のステートに変化し得る複数のメモリセルを有し、コントローラは、複数のページのうち、一部のページのみを消去する場合に、一部のページに、ステートの変化が１段階しか起きないような所定のデータを上書きする。
摘要翻译： 本公开的半导体存储装置具有：具有多页的块; 以及控制器，其控制数据的写入，擦除和读取，其中每个页面具有多个存储器单元，每个存储单元可以在4个或更多个状态中改变为任何一个步骤的状态，并且控制器在部分 的页面，当从多页中仅擦除页面的一部分时，仅引起状态的单步改变的发生的规定数据。
-
公开(公告)号：WO2016046977A1
公开(公告)日：2016-03-31
申请号：PCT/JP2014/075702
申请日：2014-09-26
申请人： 株式会社日立製作所
CPC分类号： G06F3/0616 , G06F3/0631 , G06F3/0644 , G06F3/0647 , G06F3/0653 , G06F3/0659 , G06F3/0688 , G06F3/08 , G06F11/1076
摘要： 書換寿命のあるストレージ記憶媒体を用いてプールを構成し、ホストに仮想容量を持つ論理ボリュームを提供するストレージ装置において、前記ストレージ装置は、容量プールの残書換寿命が、前記ストレージ装置の稼働期間において不足するか否かを監視し、前記残書換寿命が不足すると判断した場合、不足を賄うに必要な書換寿命をドライブ容量に換算して提示する、もしくは、既存プール容量を減少させることにより提示し、装置保守を要求する。前記提示を契機に、プールへの容量を追加することで寿命の延命を実施し、前記延命以外の追加容量については有償保守相当とする保守方式を提供する。
摘要翻译： 一种存储设备，其使用具有重写寿命的存储介质来配置池，并且提供在主机中具有虚拟容量的逻辑卷。 存储设备监视存储设备的操作周期中是否缺少容量池的剩余重写寿命，并且如果确定剩余重写生存期不足，则呈现补偿缺少所需的重写生存期 将所需的重写生命周期转换为驱动器容量或通过减少现有池容量，从而要求设备维护。 提供了一种维护系统，其中当由呈现触发时，通过向池添加容量来实现终生扩展，并且其中除终身扩展之外的目的的容量添加被认为是付费维护。
-
公开(公告)号：WO2015162766A1
公开(公告)日：2015-10-29
申请号：PCT/JP2014/061611
申请日：2014-04-24
申请人： 株式会社日立製作所
发明人： 小関 英通
摘要： ストレージシステムは、複数の不揮発性半導体メモリチップ、キャッシュメモリ及びプロセッサを有する複数の半導体記憶装置と、複数の半導体記憶装置をＲＡＩＤグループとして制御し、ユーザデータ及びパリティデータを複数の半導体記憶装置へ格納するストレージコントローラと、を備える。ストレージコントローラは、複数のエクステントのそれぞれに、複数の半導体記憶装置のそれぞれの複数のサブ論理記憶領域から１つずつ対応付け、複数の半導体記憶装置のそれぞれに、論理アドレス空間におけるユーザデータ及びパリティデータの配置と、複数のエクステントとの対応関係を示す構成情報を送信し、データをキャッシュメモリに格納することを指示する先読みコマンドを送信する。半導体記憶装置のプロセッサは、先読みコマンドの受信に応じて、構成情報に基づいて、エクステントに対応するユーザデータ及びパリティデータを複数の不揮発性半導体メモリチップから読み出してキャッシュメモリに格納する。
摘要翻译： 存储系统具有：具有多个非易失性半导体存储器芯片，高速缓存存储器和处理器的多个半导体存储器件; 以及存储控制器，用于将多个半导体存储装置控制为RAID组，并将用户数据和奇偶校验数据存储在多个半导体存储装置中。 存储控制器将多个半导体存储装置中的每一个中的多个子逻辑存储区域中的一个逐个相互关联到多个扩展区中的每一个，并且发送指示用户数据和奇偶校验数据之间的对应关系的配置信息 在逻辑地址空间和多个范围中，然后是指示将数据存储在多个半导体存储设备中的每一个的高速缓冲存储器中的前瞻命令。 根据接收到的前视命令，半导体存储装置的处理器基于配置信息读取与多个非易失性半导体存储器芯片的范围对应的用户数据和奇偶校验数据，并将读取的数据存储在高速缓冲存储器 。
-
-
-
-
-
-
-
-
-
搜索结果
228 条记录 (耗时 0.033 秒)
