通过使用外延层减小三维晶体管的外电阻的方法和结构

发明公开

CN101346811A 通过使用外延层减小三维晶体管的外电阻的方法和结构无效 - 驳回复审申请

请登陆查看更多内容

专利标题： 通过使用外延层减小三维晶体管的外电阻的方法和结构
专利标题（英）： Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
申请号： CN200680049438.2

申请日： 2006-12-18
公开(公告)号： CN101346811A

公开(公告)日： 2009-01-14
发明人: B·S·多伊尔 , J·K·布拉斯克 , A·马朱姆达 , S·达塔 , J·卡瓦利罗斯 , M·拉多萨夫杰维克 , R·S·乔
申请人： 英特尔公司
申请人地址： 美国加利福尼亚州
专利权人： 英特尔公司
当前专利权人： 英特尔公司
当前专利权人地址： 美国加利福尼亚州
代理机构： 中国专利代理(香港)有限公司
代理商 柯广华; 张志醒
优先权： 11/322,795 2005.12.29 US
国际申请： PCT/US2006/048554 2006.12.18
国际公布： WO2007/078957 EN 2007.07.12
进入国家日期： 2008-06-26
主分类号： H01L21/336
IPC分类号： H01L21/336 ; H01L29/786

摘要：

描述了用替代栅工艺形成的三栅晶体管的制造。在一个实施例中，使用氮化物伪栅，允许直接与伪栅相邻的外延源区和漏区的生长。这减小了外电阻。

摘要（英）：

The fabrication of a tri-gate transistor formed with a replacement gate process is described. A nitride dummy gate, in one embodiment, is used allowing the growth of epitaxial source and drain regions immediately adjacent to the dummy gate. This reduces the external resistance.

信息查询

中国专利公布公告 Global Dossier Espacenet

IPC分类:

H	电学
H01	基本电气元件
H01L	半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中使用的半导体器件见应用相关的小类）
H01L21/00	专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02	.半导体器件或其部件的制造或处理
H01L21/04	..至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18	...器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/334	....制造单极型器件的台阶式工艺
H01L21/335	.....场效应晶体管
H01L21/336	......带有绝缘栅的