公开(公告)号：CN101657903B

公开(公告)日：2015-07-22

申请号：CN200880010277.5

申请日：2008-03-27

申请人： 英特尔公司

发明人： B·金 ,  A·马宗达 ,  J·卡瓦利罗斯 ,  S·达塔 ,  R·乔

IPC分类号： H01L29/778 ,  H01L29/768

CPC分类号： H01L29/161 ,  H01L29/1054 ,  H01L29/517 ,  H01L29/7782 ,  H01L29/78

摘要： 一种制造量子阱器件的方法包括在量子阱的δ层的侧面上形成扩散阻挡层以将掺杂剂限制到量子阱。

公开(公告)号：CN101790790B

公开(公告)日：2013-09-11

申请号：CN200880104492.1

申请日：2008-08-25

申请人： 英特尔公司

发明人： M·K·胡代特 ,  S·达塔 ,  J·T·卡瓦列罗斯 ,  P·G·托尔钦斯基

IPC分类号： H01L29/772 ,  H01L29/78

CPC分类号： H01L29/7782 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02463 ,  H01L21/02505 ,  H01L21/02546 ,  H01L21/02573 ,  H01L21/0262 ,  H01L29/267 ,  H01L29/66431

摘要： 本公开提供了一种用于实现在硅(“Si”)衬底上的高空穴迁移率p沟道锗(“Ge”)晶体管结构的装置和方法。一种示例性装置可以包括：包括GaAs成核层、第一GaAs缓冲层和第二GaAs缓冲层的缓冲层。所述示例性装置还可以包括在所述第二GaAs缓冲层上且带隙大于1.1eV的底部阻挡层、在所述底部阻挡层上且相对于所述底部阻挡层具有大于0.3eV的价带偏移的Ge有源沟道层、以及在所述Ge有源沟道层上的AlAs顶部阻挡层，其中，所述AlAs顶部阻挡层的带隙大于1.1eV。当然，在不偏离本实施例的情况下，可以有许多替代、变化和变型。

公开(公告)号：CN101095223B

公开(公告)日：2011-04-20

申请号：CN200580030142.1

申请日：2005-08-22

申请人： 英特尔公司

发明人： M·多茨 ,  J·布拉斯克 ,  J·卡瓦利罗斯 ,  U·邵 ,  M·梅茨 ,  S·达塔 ,  R·纳吉塞蒂 ,  R·曹

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842

摘要： 描述了一种制造半导体器件的方法。该方法包括在衬底上形成第一介电层，在第一介电层之内形成沟槽，以及在衬底上形成第二介电层。第二介电层具有形成于沟槽中的第一部分，以及第二部分。在于所述第二介电层的所述第一和第二部分上形成具有第一功函数的第一金属层之后，将部分所述第一金属层转变为具有第二功函数的第二金属层。

公开(公告)号：CN101657903A

公开(公告)日：2010-02-24

申请号：CN200880010277.5

申请日：2008-03-27

申请人： 英特尔公司

发明人： B·金 ,  A·马宗达 ,  J·卡瓦利罗斯 ,  S·达塔 ,  R·乔

IPC分类号： H01L29/778 ,  H01L29/768

CPC分类号： H01L29/161 ,  H01L29/1054 ,  H01L29/517 ,  H01L29/7782 ,  H01L29/78

摘要： 一种制造量子阱器件的方法包括在量子阱的δ层的侧面上形成扩散阻挡层以将掺杂剂限制到量子阱。

公开(公告)号：CN101536167A

公开(公告)日：2009-09-16

申请号：CN200780042525.X

申请日：2007-10-29

申请人： 英特尔公司

发明人： S·达塔 ,  J·卡瓦列罗斯 ,  M·多齐 ,  R·周 ,  M·胡代特

IPC分类号： H01L21/336 ,  H01L29/768

CPC分类号： H01L27/0605 ,  H01L21/8252 ,  H01L27/092

摘要： 一种可以具有NMOS和PMOS部分的III－V族材料CMOS器件，所述NMOS部分和PMOS部分的各层中的若干层基本相同。这使得可以容易地制造所述CMOS器件，并防止所述NMOS和PMOS部分之间的热膨胀系数失配。

公开(公告)号：CN100530209C

公开(公告)日：2009-08-19

申请号：CN200510116590.5

申请日：2005-09-30

申请人： 英特尔公司

发明人： S·菲彻尔 ,  S·达塔

IPC分类号： G06F21/00 ,  G06F1/00

CPC分类号： G06F21/74 ,  G06F2221/2101

摘要： 描述了用于限制硬件失败信息泄露的方法和装置。在一个实施例中，处理器的错误报告系统可以将多种状态和错误地址数据记录到寄存器中，寄存器通过热复位事件保持它们的内容。但是处理器的错误报告系统接着可以确定处理器是否在以可信任的或安全的模式中运行。如果没有，则处理器的结构状态变量也可以被记录到寄存器中。但是如果处理器在以可信任的或安全的模式中运行，则结构状态变量的记录可以被禁止，或标记为无效。

公开(公告)号：CN100524660C

公开(公告)日：2009-08-05

申请号：CN200580029665.4

申请日：2005-06-30

申请人： 英特尔公司

发明人： J·布拉斯克 ,  C·巴恩斯 ,  M·多茨 ,  U·夏 ,  J·卡瓦利罗斯 ,  M·梅茨 ,  S·达塔 ,  A·米勒 ,  R·曹

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L21/8238

CPC分类号： H01L29/66545 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28229 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： 描述了一种制造半导体器件的方法。该方法包括在衬底上形成介电层、在介电层内形成沟槽、和在沟槽内形成高k栅介电层。在高k栅介电层上形成第一金属层之后，在该第一金属层上形成第二金属层。利用抛光步骤从该介电层上除去第二金属层的至少一部分，并且利用刻蚀步骤从该介电层上除去另外的材料。

公开(公告)号：CN101346811A

公开(公告)日：2009-01-14

申请号：CN200680049438.2

申请日：2006-12-18

申请人： 英特尔公司

发明人： B·S·多伊尔 ,  J·K·布拉斯克 ,  A·马朱姆达 ,  S·达塔 ,  J·卡瓦利罗斯 ,  M·拉多萨夫杰维克 ,  R·S·乔

IPC分类号： H01L21/336 ,  H01L29/786

CPC分类号： H01L29/785 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66795 ,  H01L29/7848

摘要： 描述了用替代栅工艺形成的三栅晶体管的制造。在一个实施例中，使用氮化物伪栅，允许直接与伪栅相邻的外延源区和漏区的生长。这减小了外电阻。

公开(公告)号：CN101341583A

公开(公告)日：2009-01-07

申请号：CN200680044431.1

申请日：2006-11-17

申请人： 英特尔公司

发明人： J·K·布拉斯克 ,  S·达塔 ,  M·L·多奇 ,  J·M·布莱克威尔 ,  M·V·梅茨 ,  J·T·卡瓦利罗斯 ,  R·S·乔

IPC分类号： H01L21/314 ,  H01L29/51 ,  H01L21/28

CPC分类号： H01L21/314 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/28008 ,  H01L21/3141 ,  H01L21/31616 ,  H01L21/31645 ,  H01L29/2003 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7784

摘要： 描述了III－V族半导体器件及制造方法。通过硫族化物区域将高k电介质与限制区域对接。

公开(公告)号：CN1973368A

公开(公告)日：2007-05-30

申请号：CN200580021138.9

申请日：2005-06-24

申请人： 英特尔公司

发明人： M·梅茨 ,  S·达塔 ,  J·卡瓦利罗斯 ,  M·多茨 ,  J·布拉斯克 ,  R·乔

IPC分类号： H01L21/8238

CPC分类号： H01L21/823828 ,  H01L21/823857

摘要： 可以利用具有不同栅介质的NMOS和PMOS晶体管来形成互补金属氧化物半导体集成电路。可以例如通过置换过程形成不同的栅介质。作为多个示例，栅介质可以在材料、厚度或形成技术上不同。