发明授权
- 专利标题: 可堆叠芯片的制造方法
- 专利标题(英): Method for producing stackable dies
-
申请号: CN200910222542.2申请日: 2009-11-13
-
公开(公告)号: CN101740417B公开(公告)日: 2011-05-11
- 发明人: 李柏毅 , 王宗鼎
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹
- 代理机构: 北京市德恒律师事务所
- 代理商 梁永
- 优先权: 61/114,268 2008.11.13 US; 12/329,138 2008.12.05 US
- 主分类号: H01L21/50
- IPC分类号: H01L21/50 ; H01L21/60 ; H01L21/768 ; H01L25/00 ; H01L23/485 ; H01L23/522
摘要:
提供了改进的半导体芯片制造的系统和方法。优选的实施例提供了一种用于制造可堆叠芯片的方法,该方法包括:设置第一衬底;以及在第一衬底中形成硅通孔。硅通孔从第一衬底的第一表面延伸出,其中,硅通孔连接至第一衬底的第一表面上的导电层,并且导电层具有平坦表面。导电层通过粘合剂接合至载体衬底。该方法后续步骤为:将第二衬底接合至第一衬底的第二表面;去除载体衬底;去除粘结剂层;以及图样化导电层,以形成接触焊盘。
公开/授权文献
- CN101740417A 可堆叠芯片的制造方法 公开/授权日:2010-06-16
IPC分类: