Invention Grant
CN101996912B 集成电路晶圆级测试方法、半导体装置测试系统及其方法
失效 - 权利终止
- Patent Title: 集成电路晶圆级测试方法、半导体装置测试系统及其方法
- Patent Title (English): Method for wafer-level testing of integrated circuits, system and method for testing of semiconductor device
-
Application No.: CN201010003185.3Application Date: 2010-01-14
-
Publication No.: CN101996912BPublication Date: 2013-01-09
- Inventor: 洪宗扬 , 王明义
- Applicant: 台湾积体电路制造股份有限公司
- Applicant Address: 中国台湾新竹市新竹科学工业园区力行六路八号
- Assignee: 台湾积体电路制造股份有限公司
- Current Assignee: 台湾积体电路制造股份有限公司
- Current Assignee Address: 中国台湾新竹市新竹科学工业园区力行六路八号
- Agency: 北京律诚同业知识产权代理有限公司
- Agent 陈红
- Priority: 12/539,328 2009.08.11 US
- Main IPC: H01L21/66
- IPC: H01L21/66 ; G01R31/28
Abstract:
本发明涉及一种晶圆级测试方法、半导体装置测试系统及其方法，该晶圆级测试方法包含下列步骤：提供具有集成电路的晶圆。施加信号使集成电路作动，信号包含增加步级或减少步级，且增加步级或减少步级的范围介于第一位准和第二位准之间。在施加信号后，判定集成电路是否遵守测试准则。
Public/Granted literature
- CN101996912A 集成电路晶圆级测试方法、半导体装置测试系统及其方法 Public/Granted day:2011-03-30
Information query
IPC分类:
