- 专利标题: 用于n型或p型沟道晶体管的层叠结构及平面反向电路
- 专利标题(英): Layer structure for an n type or p type channel transistor and plane reverse circuit
-
申请号: CN201110034825.1申请日: 2011-01-30
-
公开(公告)号: CN102169899A公开(公告)日: 2011-08-31
- 发明人: 麦西亚斯·派斯雷克
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹市
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹市
- 代理机构: 隆天国际知识产权代理有限公司
- 代理商 张浴月; 刘文意
- 优先权: 61/303,009 2010.02.10 US; 12/974,775 2010.12.21 US
- 主分类号: H01L29/78
- IPC分类号: H01L29/78 ; H01L29/06 ; H01L27/092
摘要:
本发明提供了用于n型或p型沟道晶体管的层叠结构及平面反向电路。在一实施例中,层叠结构可用于制造n型沟道晶体管。层叠结构包含一第一半导体层,具有一导带最低能阶EC1;一第二半导体层,具有一分离的空穴能阶H0;一宽能隙半导体阻挡层,位于此第一及此第二半导体层之间;一栅极介电层,位于此第一半导体层上;一栅极金属层,位于此栅极金属层上,其中此分离的空穴能阶H0低于导带最低能阶EC1,以施予零偏压至此栅极金属层。采用本发明实施例中的层叠结构的晶体管,具有增大的平均有效质量,并能急遽变换沟道载子密度及漏极电流。
公开/授权文献
- CN102169899B 用于n型或p型沟道晶体管的层叠结构及平面反向电路 公开/授权日:2013-04-24
IPC分类: