Invention Grant
- Patent Title: 配置用于减少的谐波的绝缘体上硅(SOI)结构和方法
-
Application No.: CN201080052924.6Application Date: 2010-09-30
-
Publication No.: CN102668079BPublication Date: 2016-04-27
- Inventor: A·B·伯塔拉 , J·J·埃利斯-莫纳汉 , A·J·乔瑟夫 , M·G·勒维 , R·A·菲尔普斯 , J·A·斯林克曼
- Applicant: 国际商业机器公司
- Applicant Address: 美国纽约阿芒克
- Assignee: 国际商业机器公司
- Current Assignee: 格芯美国第二有限责任公司
- Current Assignee Address: 美国纽约阿芒克
- Agency: 北京市金杜律师事务所
- Agent 吴立明
- Priority: 12/627,343 2009.11.30 US; 12/634,893 2009.12.10 US
- International Application: PCT/US2010/050805 2010.09.30
- International Announcement: WO2011/066035 EN 2011.06.03
- Date entered country: 2012-05-23
- Main IPC: H01L27/12
- IPC: H01L27/12

Abstract:
公开了一种半导体结构(100),具有在半导体衬底(110)上的绝缘体层(120)以及在绝缘体层上的器件层(130)。衬底(110)掺杂有具有给定导电类型的相对较低剂量的掺杂剂(111),从而使其具有相对较高电阻率。此外,半导体衬底紧邻绝缘体层的一部分(102)可以掺杂有稍高剂量的相同掺杂剂(111)、具有相同导电类型的不同掺杂剂(112)及其组合(111和112)。可选地,在该相同部分(102)中形成微腔(122、123)以便使任何电导率的增加与相应电阻率的增加相抵消。提高半导体衬底-绝缘体层界面处的掺杂剂浓度将增大任何所得的寄生电容器的阈值电压(Vt),并且因此减少了谐波行为。在此也公开了一种用于这种半导体结构的方法和设计结构的实施例。
Public/Granted literature
- CN102668079A 配置用于减少的谐波的绝缘体上硅(SOI)结构、设计结构和方法 Public/Granted day:2012-09-12
Information query
IPC分类: