- 专利标题: 具有减小的间距和线间隔的集成电路及其形成方法
-
申请号: CN201410103302.1申请日: 2014-03-19
-
公开(公告)号: CN104658893B公开(公告)日: 2018-02-13
- 发明人: 姚欣洁 , 李忠儒 , 吴永旭 , 包天一 , 眭晓林
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹
- 代理机构: 北京德恒律治知识产权代理有限公司
- 代理商 章社杲; 孙征
- 优先权: 14/087,334 2013.11.22 US
- 主分类号: H01L21/033
- IPC分类号: H01L21/033 ; G03F7/00
摘要:
本发明的方法包括实施双重图案化工艺以形成第一芯轴、第二芯轴和第三芯轴,其中,第二芯轴位于第一芯轴和第三芯轴之间,以及蚀刻第二芯轴以将第二芯轴切割成第四芯轴和第五芯轴,其中,通过开口将第四芯轴与第五芯轴分隔开。在第一芯轴、第三芯轴、第四芯轴和第五芯轴的侧壁上形成间隔件层,其中,间隔件层完全填充开口。去除间隔件层的水平部分,而不去除间隔件层的垂直部分。将第一芯轴、第三芯轴、第四芯轴、第五芯轴和间隔件层的垂直部分用作蚀刻掩模以蚀刻目标层,从而在目标层中形成沟槽。使用填充材料填充该沟槽。本发明还提供具有减小的间距和线间隔的集成电路及其形成方法。
公开/授权文献
- CN104658893A 具有减小的间距和线间隔的集成电路及其形成方法 公开/授权日:2015-05-27