公开(公告)号：CN115132685A

公开(公告)日：2022-09-30

申请号：CN202210492116.6

申请日：2022-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  戴羽腾 ,  吕志伟 ,  姚欣洁 ,  李忠儒

IPC: H01L23/48 ,  H01L21/768

Abstract: 本公开提出一种互连结构。互连结构包含导电层的第一部分、邻近导电层的第一部分设置的导电层的第二部分以及在导电层的第一和第二部分之间设置的介电泡沫。介电泡沫包含用二氧化碳气体填充的流体间隙。

公开(公告)号：CN114823330A

公开(公告)日：2022-07-29

申请号：CN202210087925.9

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴羽腾 ,  姚欣洁 ,  吕志伟 ,  李忠儒

IPC: H01L21/3213 ,  H01L21/768

Abstract: 半导体装置的形成方法，形成互连结构的方法使用直接金属蚀刻方式，以形成且填充金属间隙。所述方法可包括直接蚀刻第一金属层以形成多个金属图案。金属图案彼此可被多个凹槽间隔开。可形成介电间隔物，沿着每个凹槽的侧壁延伸。可以导电材料填充所述凹槽，以形成多个第二金属图案。通过直接蚀刻金属膜，此技术允许降低线宽粗糙度。所公开的结构可以具有增加的可靠度、较佳的电阻电容(RC)性能及降低的寄生电容的优点。

公开(公告)号：CN114792652A

公开(公告)日：2022-07-26

申请号：CN202210172290.2

申请日：2022-02-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱慧捷 ,  吴杰翰 ,  姚欣洁 ,  蔡政勋 ,  李忠儒

IPC: H01L21/768

Abstract: 本公开提出一种互连结构。示例性的互连结构包括第一导电部件，具有第一厚度；第一介电材料，与第一导电部件相邻设置，其中第一介电材料具有大于第一厚度的第二厚度；第二导电部件，与第一介电材料相邻设置；第一蚀刻停止层，设置在第一导电部件上；第二蚀刻停止层，设置在第一介电材料上；以及第二介电材料，设置在第一蚀刻停止层和第二蚀刻停止层上，其中第二介电材料与第一介电材料接触。在一些实施例中，第一蚀刻停止层包括第一材料，且第二蚀刻停止层包括不同于第一材料的第二材料。

公开(公告)号：CN113540020A

公开(公告)日：2021-10-22

申请号：CN202110630955.5

申请日：2021-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  李忠儒 ,  吕志伟 ,  田希文 ,  廖韦豪 ,  戴羽腾

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 本发明实施例提出一种半导体结构。半导体结构包括设置在半导体基板上方的互连结构；下层金属线设置在半导体基板上方的第一高度，并延伸穿过第一层间介电层。第二层间介电层设置在半导体基板上方的第二高度并包括第一介电材料。上层金属线设置在半导体基板上方的第三高度。导孔设置在第二高度。导孔在下层金属线和上层金属线之间延伸。保护性介电结构设置在第二高度。保护性介电结构包括保护性介电材料，并且沿着导孔第一组相对侧壁设置，保护性介电材料不同于第一介电材料。

公开(公告)号：CN110957419A

公开(公告)日：2020-04-03

申请号：CN201910919993.5

申请日：2019-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  戴品仁 ,  李忠儒

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本发明实施例提供了一种磁性存储装置、形成方法及形成磁性随机存取存储器的方法，其中磁性存储装置包含底电极、设置于底电极上的磁性穿隧接面，以及设置于磁性穿隧接面上的顶电极，其中顶电极包含第一顶电极层和于第一顶电极层上的第二顶电极层，且第二顶电极层厚于第一顶电极层。

公开(公告)号：CN109103092A

公开(公告)日：2018-12-28

申请号：CN201711226117.1

申请日：2017-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄建桦 ,  李忠儒 ,  翁明晖 ,  魏慈慧

IPC: H01L21/3105 ,  H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/3086 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/76808 ,  H01L21/76832 ,  H01L21/3105 ,  H01L21/31144 ,  H01L21/3213 ,  H01L21/32139

Abstract: 本揭露内容描述了使用光阻剂交联制程和光阻剂去交联制程制造半导体结构的方法。在制造制程期间，使用交联底层，并且在去除底层之前，光阻剂去交联制程去交联交联底层。光阻剂去交联制程和交联底层的使用的合并提供了用以制造半导体结构的具有成本效益和低缺陷程度的解决方案。

公开(公告)号：CN104658893B

公开(公告)日：2018-02-13

申请号：CN201410103302.1

申请日：2014-03-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  李忠儒 ,  吴永旭 ,  包天一 ,  眭晓林

IPC: H01L21/033 ,  G03F7/00

CPC classification number: H01L21/0274 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76805 ,  H01L21/76816 ,  H01L21/76879 ,  H01L2224/29575 ,  H01L2224/37572 ,  H01L2225/1058

Abstract: 本发明的方法包括实施双重图案化工艺以形成第一芯轴、第二芯轴和第三芯轴，其中，第二芯轴位于第一芯轴和第三芯轴之间，以及蚀刻第二芯轴以将第二芯轴切割成第四芯轴和第五芯轴，其中，通过开口将第四芯轴与第五芯轴分隔开。在第一芯轴、第三芯轴、第四芯轴和第五芯轴的侧壁上形成间隔件层，其中，间隔件层完全填充开口。去除间隔件层的水平部分，而不去除间隔件层的垂直部分。将第一芯轴、第三芯轴、第四芯轴、第五芯轴和间隔件层的垂直部分用作蚀刻掩模以蚀刻目标层，从而在目标层中形成沟槽。使用填充材料填充该沟槽。本发明还提供具有减小的间距和线间隔的集成电路及其形成方法。

公开(公告)号：CN106558534A

公开(公告)日：2017-04-05

申请号：CN201510859230.8

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄建桦 ,  蔡政勋 ,  李忠儒 ,  蔡承孝

IPC: H01L21/768 ,  H01L23/535

Abstract: 本发明涉及用于互连的结构和方法。根据本发明一实施例的方法包含：在第一电介质材料层中提供具有第一导电特征的衬底；在所述第一电介质材料层上形成第一蚀刻终止层，其中所述第一蚀刻终止层由高k电介质材料形成；在所述第一蚀刻终止层上形成第二蚀刻终止层；在所述第二蚀刻终止层上形成第二电介质材料层；在所述第二电介质材料层上形成经图案化掩模层；在所述第二电介质材料层和所述第二蚀刻终止层中形成第一沟槽；穿过所述第一沟槽移除所述第一蚀刻终止层的一部分以借此形成第二沟槽，其中移除所述第一蚀刻终止层的所述部分包含将溶液施加到所述第一蚀刻终止层的所述部分；以及在所述第二沟槽中形成第二导电特征。

公开(公告)号：CN103515303B

公开(公告)日：2016-05-04

申请号：CN201210337327.9

申请日：2012-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄琮闵 ,  李忠儒 ,  包天一

IPC: H01L21/768

CPC classification number: H01L23/5329 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02321 ,  H01L21/3105 ,  H01L21/76814 ,  H01L21/76826 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及制造用于半导体器件应用的自修复介电材料的结构和方法。在衬底上沉积多孔介电材料，并且暴露于处理剂颗粒中从而使得该处理剂颗粒扩散进入该介电材料中。在介电材料之上形成密集的无孔覆盖以将处理剂颗粒封装在介电材料内。然后对介电材料实施工艺形成对该介电材料的损伤。在处理剂颗粒和损伤之间引发化学反应，以修复损伤。由化学反应消耗处理剂颗粒而形成的梯度浓度促使处理剂颗粒朝着介电材料的损伤区域连续扩散，从而连续修复损伤。本发明提供用于多孔介电材料的自修复工艺。

公开(公告)号：CN104752399A

公开(公告)日：2015-07-01

申请号：CN201410848151.2

申请日：2014-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡政勋 ,  李忠儒 ,  陈海清 ,  包天一 ,  眭晓林

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/7685 ,  H01L21/76852 ,  H01L21/76885 ,  H01L23/49822 ,  H01L23/5222 ,  H01L23/53204 ,  H01L23/53209 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了互连结构和形成互连结构的方法。互连结构包括位于衬底上方的低k(LK)介电层；位于LK介电层中的第一导电部件和第二导电部件；沿着第一导电部件的第一侧壁的第一间隔件；沿着第二导电部件的第二侧壁的第二间隔件，其中，第二导电部件的第二侧壁面向第一导电部件的第一侧壁；位于第一间隔件和第二间隔件之间的气隙；以及位于第一导电部件上方的第三导电部件，其中，第三导电部件连接至第一导电部件。