Invention Grant
- Patent Title: 半导体装置及其制造方法
-
Application No.: CN201510051312.XApplication Date: 2015-01-30
-
Publication No.: CN104821309BPublication Date: 2019-01-15
- Inventor: 大森和幸 , 村中诚志 , 前川和义
- Applicant: 瑞萨电子株式会社
- Applicant Address: 日本东京
- Assignee: 瑞萨电子株式会社
- Current Assignee: 瑞萨电子株式会社
- Current Assignee Address: 日本东京
- Agency: 中原信达知识产权代理有限责任公司
- Agent 李兰; 孙志湧
- Priority: 2014-016841 2014.01.31 JP
- Main IPC: H01L23/532
- IPC: H01L23/532 ; H01L21/768
Abstract:
本发明涉及一种半导体装置及其制造方法。改善了半导体装置的性能。在一个实施例中，例如，沉积时间从4.6秒增大为6.9秒。换句话说，在一个实施例中，通过增大沉积时间来增大氮化钽膜的厚度。具体地说，在一个实施例中，增大沉积时间使得在要耦合到宽互连的连接孔的底部上设置的氮化钽膜具有在从5至10nm的范围内的厚度。
Public/Granted literature
- CN104821309A 半导体装置及其制造方法 Public/Granted day:2015-08-05
Information query
IPC分类:
