公开(公告)号：CN104821309B

公开(公告)日：2019-01-15

申请号：CN201510051312.X

申请日：2015-01-30

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸 ,  村中诚志 ,  前川和义

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明涉及一种半导体装置及其制造方法。改善了半导体装置的性能。在一个实施例中，例如，沉积时间从4.6秒增大为6.9秒。换句话说，在一个实施例中，通过增大沉积时间来增大氮化钽膜的厚度。具体地说，在一个实施例中，增大沉积时间使得在要耦合到宽互连的连接孔的底部上设置的氮化钽膜具有在从5至10nm的范围内的厚度。

公开(公告)号：CN107910373A

公开(公告)日：2018-04-13

申请号：CN201710874281.7

申请日：2017-09-25

Applicant: 瑞萨电子株式会社

Inventor： 村中诚志

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66545 ,  H01L21/02068 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/26513 ,  H01L21/31053 ,  H01L21/32134 ,  H01L21/324 ,  H01L21/67057 ,  H01L21/67086 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/45 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/517 ,  H01L29/7833 ,  H01L29/78

Abstract: 半导体装置的可靠性得到改善。由包含硅的伪栅电极构成的第一栅电极形成于半导体衬底之上。之后，通过离子注入法，在所述半导体衬底中形成用于MISFET的源极或漏极的半导体区域。之后，在所述半导体衬底之上形成绝缘膜以覆盖所述第一栅电极。之后，将所述绝缘膜抛光以暴露所述第一栅电极。之后，通过APM湿法蚀刻所述第一栅电极的表面。之后，通过使用氨水的湿法蚀刻将所述第一栅电极移除。然后，在所述第一栅电极被移除的区域中形成MISFET的栅电极。

公开(公告)号：CN105679730A

公开(公告)日：2016-06-15

申请号：CN201510884600.3

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 矢岛明 ,  村中诚志

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L24/08 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L2224/023 ,  H01L2224/02317 ,  H01L2224/024 ,  H01L2224/033 ,  H01L2224/05166 ,  H01L2224/05554 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/05673 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4554 ,  H01L2224/45565 ,  H01L2224/45664 ,  H01L2224/4807 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/49431 ,  H01L2224/85345 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/20753 ,  H01L2224/45157 ,  H01L2924/00 ,  H01L2224/0231 ,  H01L2224/02331

Abstract: 提供一种提高半导体器件的集成度的半导体器件及其制造方法。半导体器件(1A)包括：形成于半导体衬底(1P)上的多个Al布线层(5、7、9)；形成于多个Al布线层的最上层的焊盘电极(9a)；在焊盘电极上具有焊盘开口(10a)的基底绝缘膜(10)；再布线，其与焊盘电极电连接，并在基底绝缘膜上延伸。而且，半导体器件包括：保护膜(12)，其覆盖再布线(RM)的上表面，并具有使再布线的上表面的一部分露出的外部焊盘开口(12a)；外部焊盘电极(13)，其在外部焊盘开口处与再布线电连接，并在保护膜上延伸；以及与外部焊盘电极连接的导线(27)。并且，外部焊盘电极的一部分位于再布线的外侧区域。

公开(公告)号：CN105470203A

公开(公告)日：2016-04-06

申请号：CN201510640606.6

申请日：2015-09-30

Applicant: 瑞萨电子株式会社

Inventor： 山部和治 ,  阿部真一郎 ,  吉田省史 ,  山越英明 ,  工藤敏生 ,  村中诚志 ,  大和田福夫 ,  冈田大介

IPC: H01L21/8247

Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。

公开(公告)号：CN104347529A

公开(公告)日：2015-02-11

申请号：CN201410334655.2

申请日：2014-07-14

Applicant: 瑞萨电子株式会社

Inventor： 一之濑一仁 ,  村中诚志 ,  大森和幸

IPC: H01L23/12 ,  H01L21/304

CPC classification number: H01L23/564 ,  H01L21/4825 ,  H01L21/561 ,  H01L21/565 ,  H01L21/6836 ,  H01L21/76835 ,  H01L21/76879 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49562 ,  H01L23/49582 ,  H01L23/49586 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/525 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05155 ,  H01L2224/05644 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48844 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了可靠性能够得以改善的半导体装置。所述半导体装置包括：经由第一绝缘膜在半导体衬底之上形成的第一配线；第二绝缘膜，包括覆盖所述第一配线的无机膜并具有已执行CMP处理的平坦表面；第三绝缘膜，形成在所述第二绝缘膜之上并且包括具有比所述第二绝缘膜的抗湿性高的抗湿性的无机膜；以及第二配线，形成在所述第三绝缘膜之上。所述第二配线的厚度比所述第一配线的厚度大10倍或10倍以上，并且所述第二配线位于所述第三绝缘膜之上，而在所述第二配线自身和所述第三绝缘膜之间没有有机绝缘膜插入。

公开(公告)号：CN105470203B

公开(公告)日：2020-01-24

申请号：CN201510640606.6

申请日：2015-09-30

Applicant: 瑞萨电子株式会社

Inventor： 山部和治 ,  阿部真一郎 ,  吉田省史 ,  山越英明 ,  工藤敏生 ,  村中诚志 ,  大和田福夫 ,  冈田大介

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/792

Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。

公开(公告)号：CN104821309A

公开(公告)日：2015-08-05

申请号：CN201510051312.X

申请日：2015-01-30

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸 ,  村中诚志 ,  前川和义

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  C23C14/0641 ,  C23C14/165 ,  C23C14/34 ,  H01L21/2855 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76876 ,  H01L21/76879 ,  H01L21/76897 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置及其制造方法。改善了半导体装置的性能。在一个实施例中，例如，沉积时间从4.6秒增大为6.9秒。换句话说，在一个实施例中，通过增大沉积时间来增大氮化钽膜的厚度。具体地说，在一个实施例中，增大沉积时间使得在要耦合到宽互连的连接孔的底部上设置的氮化钽膜具有在从5至10nm的范围内的厚度。

公开(公告)号：CN205177838U

公开(公告)日：2016-04-20

申请号：CN201520996498.1

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 矢岛明 ,  村中诚志

IPC: H01L25/10 ,  H01L25/11 ,  H01L23/528

CPC classification number: H01L24/08 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L2224/023 ,  H01L2224/02317 ,  H01L2224/024 ,  H01L2224/033 ,  H01L2224/05166 ,  H01L2224/05554 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/05669 ,  H01L2224/05673 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4554 ,  H01L2224/45565 ,  H01L2224/45664 ,  H01L2224/4807 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/49431 ,  H01L2224/85345 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/20753 ,  H01L2224/45157 ,  H01L2924/00

Abstract: 提供一种提高半导体器件的集成度的半导体器件。半导体器件(1A)包括：形成于半导体衬底(1P)上的多个Al布线层(5、7、9)；形成于多个Al布线层的最上层的焊盘电极(9a)；在焊盘电极上具有焊盘开口(10a)的基底绝缘膜(10)；再布线，其与焊盘电极电连接，并在基底绝缘膜上延伸。而且，半导体器件包括：保护膜(12)，其覆盖再布线(RM)的上表面，并具有使再布线的上表面的一部分露出的外部焊盘开口(12a)；外部焊盘电极(13)，其在外部焊盘开口处与再布线电连接，并在保护膜上延伸；以及与外部焊盘电极连接的导线(27)。并且，外部焊盘电极的一部分位于再布线的外侧区域。