公开(公告)号：CN115910988A

公开(公告)日：2023-04-04

申请号：CN202211064748.9

申请日：2022-09-01

Applicant: 瑞萨电子株式会社

Inventor： 伊藤望 ,  前川和义 ,  高桥裕治 ,  土屋泰章 ,  白石信仁

IPC: H01L23/522 ,  H10N97/00 ,  H01L21/768

Abstract: 公开了一种半导体器件及其制造方法。该半导体器件包括绝缘层、第一导电膜、第二导电膜和薄膜电阻器。绝缘层具有贯穿部分。第一导电膜形成在贯穿部分中，使得凹部形成在贯穿部分的上部处。第二导电膜形成在第一导电膜的上表面和贯穿部分的内表面上。薄膜电阻器包括硅和金属。薄膜电阻器形成在第二导电膜和绝缘层上。

公开(公告)号：CN107546206A

公开(公告)日：2018-01-05

申请号：CN201710475947.1

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  矢岛明 ,  前川和义

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

CPC classification number: H01L23/49838 ,  H01L23/13 ,  H01L23/3107 ,  H01L23/3157 ,  H01L23/3171 ,  H01L24/03 ,  H01L24/05 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05084 ,  H01L2224/05554 ,  H01L2224/05558 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，实现半导体芯片的缩小化，从而实现半导体器件的小型化。QFP中的半导体芯片的接合焊盘(4c)在其露出部(4ca)具有由连结角部(4n)与第一点(4q)的第一线段(4u)、连结角部(4n)与第二点(4r)的第二线段(4v)、连结第一点(4q)与第二点(4r)且朝向角部(4n)成为凸状的圆弧(4w)构成的连接柱配置区域(4x)。进而，在俯视接合焊盘(4c)时，连接柱(4h)的至少一部分与连接柱配置区域(4x)重叠配置。

公开(公告)号：CN105720027A

公开(公告)日：2016-06-29

申请号：CN201510940548.9

申请日：2015-12-16

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  前川和义 ,  河野祐一

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L21/4817 ,  H01L21/76852 ,  H01L23/3121 ,  H01L23/525 ,  H01L23/53238 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/45 ,  H01L24/48 ,  H01L2221/1078 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05007 ,  H01L2224/05008 ,  H01L2224/05075 ,  H01L2224/05548 ,  H01L2224/05664 ,  H01L2224/0612 ,  H01L2224/131 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45644 ,  H01L2224/45664 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2924/014 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L23/3157 ,  H01L21/56 ,  H01L24/10 ,  H01L24/81

Abstract: 本发明涉及半导体器件以及其制造方法，使提高半导体器件的可靠性成为可能。半导体器件在半导体衬底上具有在多个布线层中的最上层处形成的焊盘电极、在焊盘电极上的具有开口的表面保护膜、在表面保护膜上形成并且具有上表面和侧表面的再分配线、包括覆盖再分配线的侧表面并且曝露再分配线的上表面的绝缘膜的侧壁阻挡膜以及覆盖再分配线上表面的封盖金属膜。于是，再分配线的上表面和侧表面覆盖以封盖金属膜或者侧壁阻挡膜，而封盖金属膜和侧壁阻挡膜具有重叠部分。

公开(公告)号：CN105793964A

公开(公告)日：2016-07-20

申请号：CN201480027415.6

申请日：2014-11-13

Applicant: 瑞萨电子株式会社

Inventor： 前川和义 ,  河野祐一

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/522

CPC classification number: H01L24/02 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/02166 ,  H01L2224/02181 ,  H01L2224/02185 ,  H01L2224/0219 ,  H01L2224/02331 ,  H01L2224/0235 ,  H01L2224/02373 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03462 ,  H01L2224/03466 ,  H01L2224/0347 ,  H01L2224/035 ,  H01L2224/03614 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05007 ,  H01L2224/05008 ,  H01L2224/05025 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05176 ,  H01L2224/0518 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05548 ,  H01L2224/05566 ,  H01L2224/05567 ,  H01L2224/05664 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/4502 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/45664 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48664 ,  H01L2224/48864 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/04941 ,  H01L2924/07025 ,  H01L2924/10253 ,  H01L2924/1306 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/01008

Abstract: 半导体器件具有形成于多层布线层的最上层的焊盘电极(9a)、在焊盘电极(9a)上有开口(11a)的基底绝缘膜(11)、形成在基底绝缘膜(11)上的基底金属膜(UM)、形成在基底金属膜(UM)上的再布线(RM)、和形成为覆盖再布线(RM)的上表面以及侧面的覆盖金属膜(CM)。而且，在再布线(RM)的外侧区域，在形成在再布线(RM)的侧壁上的覆盖金属膜(CM)与基底绝缘膜(11)之间形成有材料不同于再布线(RM)的基底金属膜(UM)和材料不同于再布线(RM)的覆盖金属膜(CM)，在再布线(RM)的外侧区域基底金属膜(UM)与覆盖金属膜(CM)直接接触。

公开(公告)号：CN104821309A

公开(公告)日：2015-08-05

申请号：CN201510051312.X

申请日：2015-01-30

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸 ,  村中诚志 ,  前川和义

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  C23C14/0641 ,  C23C14/165 ,  C23C14/34 ,  H01L21/2855 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76876 ,  H01L21/76879 ,  H01L21/76897 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置及其制造方法。改善了半导体装置的性能。在一个实施例中，例如，沉积时间从4.6秒增大为6.9秒。换句话说，在一个实施例中，通过增大沉积时间来增大氮化钽膜的厚度。具体地说，在一个实施例中，增大沉积时间使得在要耦合到宽互连的连接孔的底部上设置的氮化钽膜具有在从5至10nm的范围内的厚度。

公开(公告)号：CN107546206B

公开(公告)日：2022-10-14

申请号：CN201710475947.1

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  矢岛明 ,  前川和义

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

Abstract: 本发明提供一种半导体器件，实现半导体芯片的缩小化，从而实现半导体器件的小型化。QFP中的半导体芯片的接合焊盘(4c)在其露出部(4ca)具有由连结角部(4n)与第一点(4q)的第一线段(4u)、连结角部(4n)与第二点(4r)的第二线段(4v)、连结第一点(4q)与第二点(4r)且朝向角部(4n)成为凸状的圆弧(4w)构成的连接柱配置区域(4x)。进而，在俯视接合焊盘(4c)时，连接柱(4h)的至少一部分与连接柱配置区域(4x)重叠配置。

公开(公告)号：CN104821309B

公开(公告)日：2019-01-15

申请号：CN201510051312.X

申请日：2015-01-30

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸 ,  村中诚志 ,  前川和义

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明涉及一种半导体装置及其制造方法。改善了半导体装置的性能。在一个实施例中，例如，沉积时间从4.6秒增大为6.9秒。换句话说，在一个实施例中，通过增大沉积时间来增大氮化钽膜的厚度。具体地说，在一个实施例中，增大沉积时间使得在要耦合到宽互连的连接孔的底部上设置的氮化钽膜具有在从5至10nm的范围内的厚度。

公开(公告)号：CN207542239U

公开(公告)日：2018-06-26

申请号：CN201720726572.7

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  矢岛明 ,  前川和义

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

CPC classification number: H01L23/49838 ,  H01L23/13 ,  H01L23/3171 ,  H01L24/03 ,  H01L24/05 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05084 ,  H01L2224/05554 ,  H01L2224/05558 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本实用新型提供一种半导体器件，实现半导体芯片的缩小化，从而实现半导体器件的小型化。QFP中的半导体芯片的接合焊盘(4c)在其露出部(4ca)具有由连结角部(4n)与第一点(4q)的第一线段(4u)、连结角部(4n)与第二点(4r)的第二线段(4v)、连结第一点(4q)与第二点(4r)且朝向角部(4n)成为凸状的圆弧(4w)构成的连接柱配置区域(4x)。进而，在俯视接合焊盘(4c)时，连接柱(4h)的至少一部分与连接柱配置区域(4x)重叠配置。