- 专利标题： 偏移消除双阶段感测电路、感测方法及感测装置
-
申请号： CN201480047896.7申请日： 2014-07-09
-
公开(公告)号： CN105745716B公开(公告)日： 2019-04-09
- 发明人: S-O·郑 , T·那 , J·金 , J·P·金 , S·H·康
- 申请人： 高通股份有限公司 , 延世大学校产学协力团
- 申请人地址： 美国加利福尼亚州
- 专利权人： 高通股份有限公司,延世大学校产学协力团
- 当前专利权人： 高通股份有限公司,延世大学校产学协力团
- 当前专利权人地址： 美国加利福尼亚州
- 代理机构： 上海专利商标事务所有限公司
- 代理商 李小芳
- 优先权： 14/015,845 2013.08.30 US
- 国际申请： PCT/US2014/046048 2014.07.09
- 国际公布： WO2015/030937 EN 2015.03.05
- 进入国家日期： 2016-02-29
- 主分类号： G11C13/00
- IPC分类号： G11C13/00 ; G11C11/16 ; H03K3/356 ; H03K3/37 ; G11C7/06
摘要：
一种偏移消除双阶段感测方法包括在第一阶段操作中使用由电阻性存储器参考单元的参考值生成的第一负载PMOS栅极电压来感测电阻性存储器数据单元的数据值。该方法还包括在电阻性存储器感测电路的第二阶段操作中使用由电阻性存储器数据单元的数据值生成的第二负载PMOS栅极电压来感测电阻性存储器参考单元的参考值。通过调整参考单元感测的工作点，偏移消除双阶段感测电路相比于常规感测电路显著地增大了感测余量。
公开/授权文献
- CN105745716A 偏移消除双阶段感测电路 公开/授权日：2016-07-06
