-
公开(公告)号：CN108055876A
公开(公告)日：2018-05-18
申请号：CN201680052581.0
申请日：2016-08-25
申请人： 高通股份有限公司 , 延世大学校产学协力团
CPC分类号： H03M13/616 , G06F11/10 , G06F11/1012 , H03M13/152 , H03M13/1575 , H03M13/617 , H03M13/6502
摘要： 检错和纠错解码装置根据数据输入是包含单比特差错还是多比特差错来执行单纠错－双检错(SEC-DED)或双纠错－三检错(DEC-TED)，以在单比特差错的情况下降低功耗和等待时间，而在多比特差错的情况下提供强大的纠错。
-
公开(公告)号：CN108055876B
公开(公告)日：2022-11-18
申请号：CN201680052581.0
申请日：2016-08-25
申请人： 高通股份有限公司 , 延世大学校产学协力团
摘要： 检错和纠错解码装置根据数据输入是包含单比特差错还是多比特差错来执行单纠错－双检错(SEC‑DED)或双纠错－三检错(DEC‑TED)，以在单比特差错的情况下降低功耗和等待时间，而在多比特差错的情况下提供强大的纠错。
-
公开(公告)号：CN105264607B
公开(公告)日：2017-08-08
申请号：CN201480013531.2
申请日：2014-03-12
申请人： 高通股份有限公司 , 延世大学校产学协力团
CPC分类号： G11C11/1673 , G11C7/065 , G11C11/1693 , G11C13/004 , G11C27/024 , G11C2013/0054 , G11C2013/0057 , G11C2207/002
摘要： 一种方法包括感测数据单元的状态以生成数据电压。数据单元的状态对应于数据单元的基于可编程电阻的存储器元件的状态。该方法还包括感测参考单元的状态以生成参考电压。数据单元的状态以及参考单元的状态经由共同感测路径来感测。该方法还包括基于数据电压和参考电压来确定数据单元的逻辑值。
-
公开(公告)号：CN107077880A
公开(公告)日：2017-08-18
申请号：CN201580051582.9
申请日：2015-09-16
申请人： 高通股份有限公司 , 延世大学校产学协力团
摘要： 各系统和方法涉及使用在多个阶段中被配置的电路对磁阻式随机存取存储器(MRAM)位单元的操作。在感测电路阶段中，该电路被配置成确定跨位单元的数据电压与参考电压之间的第一差分电压。在预放大阶段中，该电路被配置成预放大第一差分电压以生成经预放大的差分电压，该经预放大的差分电压不具有由于工艺变动可能产生的偏移电压。在感测放大器阶段中，该电路被配置成在锁存器中放大该经预放大的差分电压。该经预放大的差分电压的生成抵消了可能在锁存器中产生的偏移电压。在写阶段中，该电路被进一步配置成将写数据值写入MRAM位单元。
-
公开(公告)号：CN107077876A
公开(公告)日：2017-08-18
申请号：CN201580051341.4
申请日：2015-09-21
申请人： 高通股份有限公司 , 延世大学校产学协力团
摘要： 系统和方法涉及提供恒定感测电流以用于读取电阻式存储器元件(228)。负载电压生成器(202)基于配置成供应不随工艺‑电压‑温度变化而变化的恒定电流的电流镜(206)来提供负载电压。数据电压基于所生成的负载电压、通过使从恒定电流镜像的感测电流通过电阻式存储器元件来生成。参考电压也基于所生成的负载电压并且通过使从恒定电流镜像的参考电流通过参考单元(230、231)来生成。存储在电阻式存储器元件中的逻辑值基于数据电压与参考电压的比较来确定，其中该确定不受工艺‑电压‑温度变化的影响。
-
公开(公告)号：CN105745716A
公开(公告)日：2016-07-06
申请号：CN201480047896.7
申请日：2014-07-09
申请人： 高通股份有限公司 , 延世大学校产学协力团
CPC分类号： G11C11/1673 , G11C7/06 , G11C7/065 , G11C11/1693 , G11C13/004 , G11C2013/0054 , G11C2013/0057
摘要： 一种偏移消除双阶段感测方法包括在第一阶段操作中使用由电阻性存储器参考单元的参考值生成的第一负载PMOS栅极电压来感测电阻性存储器数据单元的数据值。该方法还包括在电阻性存储器感测电路的第二阶段操作中使用由电阻性存储器数据单元的数据值生成的第二负载PMOS栅极电压来感测电阻性存储器参考单元的参考值。通过调整参考单元感测的工作点，偏移消除双阶段感测电路相比于常规感测电路显著地增大了感测余量。
-
公开(公告)号：CN105659327A
公开(公告)日：2016-06-08
申请号：CN201480042759.4
申请日：2014-07-17
申请人： 高通股份有限公司 , 延世大学校产学协力团
IPC分类号： G11C11/16
CPC分类号： G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , H01L43/02
摘要： 一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁性隧道结(MTJ)单元，其被配置在用于数据存储的MTJ单元的常规列中。用以配置以及读和写参考单元的电路系统和方法包括描述了在所述的常规列中的四个MTJ单元，其中该四个参考单元被布置成桥形配置，并且其中所述四个MTJ单元中的两个被编程为逻辑1值，并且所述四个MTJ单元中的两个被编程为逻辑0值。
-
公开(公告)号：CN105264607A
公开(公告)日：2016-01-20
申请号：CN201480013531.2
申请日：2014-03-12
申请人： 高通股份有限公司 , 延世大学校产学协力团
CPC分类号： G11C11/1673 , G11C7/065 , G11C11/1693 , G11C13/004 , G11C27/024 , G11C2013/0054 , G11C2013/0057 , G11C2207/002
摘要： 一种方法包括感测数据单元的状态以生成数据电压。数据单元的状态对应于数据单元的基于可编程电阻的存储器元件的状态。该方法还包括感测参考单元的状态以生成参考电压。数据单元的状态以及参考单元的状态经由共同感测路径来感测。该方法还包括基于数据电压和参考电压来确定数据单元的逻辑值。
-
公开(公告)号：CN105659327B
公开(公告)日：2019-05-31
申请号：CN201480042759.4
申请日：2014-07-17
申请人： 高通股份有限公司 , 延世大学校产学协力团
IPC分类号： G11C11/16
CPC分类号： G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675 , H01L43/02
摘要： 一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁性隧道结(MTJ)单元，其被配置在用于数据存储的MTJ单元的常规列中。用以配置以及读和写参考单元的电路系统和方法包括描述了在所述的常规列中的四个MTJ单元，其中该四个参考单元被布置成桥形配置，并且其中所述四个MTJ单元中的两个被编程为逻辑1值，并且所述四个MTJ单元中的两个被编程为逻辑0值。
-
公开(公告)号：CN105745716B
公开(公告)日：2019-04-09
申请号：CN201480047896.7
申请日：2014-07-09
申请人： 高通股份有限公司 , 延世大学校产学协力团
摘要： 一种偏移消除双阶段感测方法包括在第一阶段操作中使用由电阻性存储器参考单元的参考值生成的第一负载PMOS栅极电压来感测电阻性存储器数据单元的数据值。该方法还包括在电阻性存储器感测电路的第二阶段操作中使用由电阻性存储器数据单元的数据值生成的第二负载PMOS栅极电压来感测电阻性存储器参考单元的参考值。通过调整参考单元感测的工作点，偏移消除双阶段感测电路相比于常规感测电路显著地增大了感测余量。
-
-
-
-
-
-
-
-
-
搜索结果
70 条记录 (耗时 0.047 秒)
