- 专利标题: 应用于F2F解码芯片中的片上时钟校准方法和装置
- 专利标题(英): On-chip clock calibration method and device for F2F decoding chip
-
申请号: CN201710273823.5申请日: 2017-04-24
-
公开(公告)号: CN107196651A公开(公告)日: 2017-09-22
- 发明人: 王玮 , 李立 , 杨磊 , 范振伟
- 申请人: 兆讯恒达微电子技术(北京)有限公司
- 申请人地址: 北京市海淀区苏州街20号院2号楼四层北侧
- 专利权人: 兆讯恒达微电子技术(北京)有限公司
- 当前专利权人: 兆讯恒达科技股份有限公司
- 当前专利权人地址: 北京市海淀区苏州街20号院2号楼四层北侧
- 代理机构: 北京远大卓悦知识产权代理事务所
- 代理商 史霞
- 主分类号: H03L7/099
- IPC分类号: H03L7/099
摘要:
本发明提供了一种应用于F2F解码芯片中的片上时钟校准方法和装置。该装置包括MCU,用于控制钟校准电路的开闭,校准控制字向所述非易失型内存中回读/回写,并控制执行时钟校准流程;时钟校准电路,用于在所述MCU的控制下,并在环振电路的配合下,进行时钟校准;环振电路,用于在所述时钟校准电路的控制下,配合所述时钟校准电路,按照校准控制字进行时钟频率调整;所述非易失型内存,用于存储默认时钟校准值。其采用片内校准装置,测试简单,无需外围电路,测试时间短,适用于大规模生产。
公开/授权文献
- CN107196651B 应用于F2F解码芯片中的片上时钟校准方法和装置 公开/授权日:2020-08-14