应用于F2F解码芯片中的片上时钟校准方法和装置
摘要:
本发明提供了一种应用于F2F解码芯片中的片上时钟校准方法和装置。该装置包括MCU,用于控制钟校准电路的开闭,校准控制字向所述非易失型内存中回读/回写,并控制执行时钟校准流程;时钟校准电路,用于在所述MCU的控制下,并在环振电路的配合下,进行时钟校准;环振电路,用于在所述时钟校准电路的控制下,配合所述时钟校准电路,按照校准控制字进行时钟频率调整;所述非易失型内存,用于存储默认时钟校准值。其采用片内校准装置,测试简单,无需外围电路,测试时间短,适用于大规模生产。
0/0