-
公开(公告)号：CN107196651B
公开(公告)日：2020-08-14
申请号：CN201710273823.5
申请日：2017-04-24
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： H03L7/099
摘要： 本发明提供了一种应用于F2F解码芯片中的片上时钟校准方法和装置。该装置包括MCU，用于控制钟校准电路的开闭，校准控制字向所述非易失型内存中回读/回写，并控制执行时钟校准流程；时钟校准电路，用于在所述MCU的控制下，并在环振电路的配合下，进行时钟校准；环振电路，用于在所述时钟校准电路的控制下，配合所述时钟校准电路，按照校准控制字进行时钟频率调整；所述非易失型内存，用于存储默认时钟校准值。其采用片内校准装置，测试简单，无需外围电路，测试时间短，适用于大规模生产。
-
公开(公告)号：CN110619247A
公开(公告)日：2019-12-27
申请号：CN201910873663.7
申请日：2019-09-12
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种提高磁条卡读卡器解码兼容性的方法，其特征在于，所述方法包括：初始化无效信号计数器、解码状态、前比特信号平均能量、解码后磁条数据；获取非标信号上限、信号平均能量平滑因子；获取第一帧前导同步信号、第一帧数据信号；生成起始比特信号能量；生成前比特信号幅度差，重置前比特信号平均能量；提取第二比特数据信号；进行噪声信号判断生成第一信号判断结果；第一信号判断结果为有效信号时生成第二比特信号能量；进行有效信号判断生成第二信号判断结果；第二信号判断结果为有效信号时进行有效信号解码；继续提取第三比特数据信号直至结束比特；当解码状态的值为0时读卡器向上位机发送解码成功状态信息与解码后磁条数据。
-
公开(公告)号：CN110504959A
公开(公告)日：2019-11-26
申请号：CN201910740210.7
申请日：2019-08-12
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种片内时钟的校准方法和校准电路，所述校准方法包括：根据片内时钟的目标锁定频率确定外部输入的参考时钟方波信号和时钟计数阈值；片内时钟校准电路接入外部输入的参考时钟方波信号；片内时钟校准电路对参考时钟方波信号的高电平进行计数，并同时对内部振荡器产生的片内时钟信号进行计数；当外部输入的参考时钟方波信号的数量达到所述时钟计数阈值时，停止所述计数，并获取当前片内时钟信号的计数值；比较片内时钟信号的计数值与所述时钟计数阈值；如果所述片内时钟信号的计数值大于或小于所述时钟计数阈值，调整内部振荡器的电流以调整内部振荡器的校准控制字，从而对所述片内时钟进行校准。
-
公开(公告)号：CN110502380A
公开(公告)日：2019-11-26
申请号：CN201910761889.8
申请日：2019-08-16
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： G06F11/22 , G06F11/263 , G06F21/60 , G06F21/76
摘要： 本发明实施例涉及一种哈希算法协处理器自检的方法，其特征在于，所述方法包括：从系统区获小块验证数据生成第一数据，获取小块数据验证码生成第一验证码，获取大块验证数据生成第二数据，获取大块数据验证码生成第二验证码；对第一数据进行第一自检参数校验处理；对第一验证码进行第二自检参数校验处理；对第二数据进行第三自检参数校验处理；对第二验证码进行第四自检参数校验处理；对第一数据进行小块数据哈希计算生成第一临时校验码，对第二数据进行大块数据哈希计算生成第二临时校验码；进行第一功能自检校验处理；进行第二功能自检校验处理；设置系统区的协处理器自检错误计数器的值为0，并向上位机发送自检成功信息。
-
公开(公告)号：CN110502359A
公开(公告)日：2019-11-26
申请号：CN201910761886.4
申请日：2019-08-16
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种公开密钥密码算法协处理器自检的方法，其特征在于，所述方法包括：单片机上电复位时，从系统区获取验证明文生成第一明文，获取验证密文生成第一密文，获取自检次数门限生成第一门限，获取自检状态机生成第一状态机；根据第一门限、第一状态机，对协处理器进行第一错误状态验证操作；按随机功能参数生成方法生成第一自检功能参数；根据第一自检功能参数，进行第一验证密钥获取操作；根据第一自检功能参数，进行第一功能验证操作；当第一功能验证执行成功之后，单片机对协处理进行第一自检状态重置操作。
-
公开(公告)号：CN110502209A
公开(公告)日：2019-11-26
申请号：CN201910761974.4
申请日：2019-08-16
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种随机数发生器防注入式攻击的方法，其特征在于，所述方法包括：初始化设备状态字为正常状态；获取工作状态字；当工作状态字是生成随机数时获取第一随机长度，生成第一随机数，生成第一防注入校验码，对第一内部存储空间进行第一防注入数据写处理，将设备状态字置为正常状态；当工作状态字是读取随机数时，对第二内部存储空间进行第一防注入数据读处理并生成第二随机长度、第二随机数、第二防注入校验码，生成临时防注入校验码，对第二防注入校验码进行第二防注入校验码确认处理，将设备状态字置为正常状态。发明方法对随机数发生器的正常工作进行保护，防止其在遭受到注入式攻击时进入错误工作状态。
-
公开(公告)号：CN110457172A
公开(公告)日：2019-11-15
申请号：CN201910739674.6
申请日：2019-08-12
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： G06F11/22 , G06F11/263 , H01L21/66
摘要： 本发明实施例涉及一种流片过程中的检测方法，包括：第一芯片检测到测试模式使能信号，所述第一芯片根据设定的随机数发生逻辑算法产生第一随机数序列；划片槽内的测试控制电路检测到测试模式使能信号，所述测试控制电路根据设定的随机数发生逻辑算法产生第二随机数序列；所述第一芯片接收与所述测试控制电路相连接的芯片引脚的验证信号，所述验证信号包括第二随机数序列；所述第一芯片对所述第一随机数序列和所述第二随机数序列进行匹配校验；当匹配成功时，根据所述测试模式使能信号进入测试模式；在所述测试模式下所述第一芯片和/或所述测试控制电路接收测试输入信号，并向测试设备输出基于所述测试输入信号的测试信号输出结果。
-
公开(公告)号：CN107294700B
公开(公告)日：2019-11-08
申请号：CN201710723629.2
申请日：2017-08-22
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明提供了的一种防御旁路攻击的与逻辑电路装置及处理方法。其可对带有掩码保护的输入数据进行计算，同时实现了掩码的更新。该装置包括掩码生成单元，第一输入异或单元，第二输入异或单元，逻辑计算单元，以及逻辑结果单元。因计算过程中明文不会出现，故防止了明文旁路信息的泄漏。同时，因实现了掩码的更新，提升了掩码的复杂性，进一步加强了电路的安全性。
-
公开(公告)号：CN110391187A
公开(公告)日：2019-10-29
申请号：CN201910739664.2
申请日：2019-08-12
申请人： 兆讯恒达微电子技术(北京)有限公司
IPC分类号： H01L23/00
摘要： 本发明实施例涉及一种芯片的防攻击保护结构，包括：平铺于顶层金属布线层的第一屏蔽保护层和平铺于所述顶层金属布线层之下的指定金属布线层的第二屏蔽保护层；第一屏蔽保护层包括多个第一逻辑处理模块和多组第一金属线组；第二屏蔽保护层包括多个第二逻辑处理模块和多组第二输入金属线组；第1组第二输入金属线组的数据输入端接入伪随机序列的初始值的低2位码字；第n+1组第二输入金属线组与第n组第一输出金属线组相连接，用于伪随机码传输；第n组第一输入金属线组的两端分别连接第n个第二逻辑处理模块的数据输出端和第n个第一逻辑处理模块的数据输入端，用于伪随机码传输；通过第N个第一逻辑处理模块的第一输出金属线组输出防攻击校验码字。
-
公开(公告)号：CN110311773A
公开(公告)日：2019-10-08
申请号：CN201910582967.8
申请日：2019-06-28
申请人： 兆讯恒达微电子技术(北京)有限公司
摘要： 本发明实施例涉及一种高级加密标准协处理器防注入式攻击的方法，包括：初始化加解密路径状态字；获取第一明文、第一密钥，生成第一、二校验码；生成第二明文、密钥；对第二明文与第一校验码进行第一防注入校验；对第二密钥与第二校验码进行第二防注入校验；根据第二明文、密钥，生成第一密文、第三校验码；生成第二密文，对第二密文与第三校验码进行第三防注入校验；进行第四防注入校验；进行第五防注入校验；对加解密路径状态字进行第六防注入校验。本发明通过在物理读写每一次读写操作设置数据校验，通过在应用层每一个关键任务节点前后设置数据校验，从而达到防注入攻击的目的，并通过设置加解密路径状态字来来确保防注入流程不受注入式攻击。
-
-
-
-
-
-
-
-
-
搜索结果
79 条记录 (耗时 0.047 秒)
