具有积分非线性内插(INL)失真补偿的时钟合成器
摘要:
一种补偿由运行在频率fsys处的系统时钟驱动的时钟合成器中的积分非线性内插(INL)失真的方法,该方法涉及在具有数字控制振荡器(DCO)和数字到时间转换器(DTC)的第一路径的输出处引入具有I*dt+δ的实际延迟的所选择的标称模拟延迟I*dt,以及在具有DCO和DTC的第二路径的输入处引入抵消第一路径中的实际模拟延迟的具有I*D+Δ的实际延迟的标称数字延迟I*D,调整第二路径中的补偿模块的内容x(k),以针对k的不同值来对准第一和第二路径的输出脉冲,其中k表示内插点,针对I的所有N个值迭代地重复这两个在前的步骤,以及对补偿模块的内容x(k)进行平均来导出要施加到DTC之一的补偿值,以校正INL失真。
0/0