发明公开
- 专利标题: 形成低高度分裂栅存储器单元的方法
- 专利标题(英): METHOD OF FORMING LOW HEIGHT SPLIT GATE MEMORY CELLS
-
申请号: CN201780048382.7申请日: 2017-05-18
-
公开(公告)号: CN109699188A公开(公告)日: 2019-04-30
- 发明人: C-S.苏 , J-W.杨 , M-T.吴 , C-M.陈 , H.V.陈 , N.杜
- 申请人: 硅存储技术公司
- 申请人地址: 美国加利福尼亚州
- 专利权人: 硅存储技术公司
- 当前专利权人: 硅存储技术公司
- 当前专利权人地址: 美国加利福尼亚州
- 代理机构: 中国专利代理(香港)有限公司
- 代理商 刘书航; 闫小龙
- 优先权: 62/372247 2016.08.08 US
- 国际申请: PCT/US2017/033243 2017.05.18
- 国际公布: WO2018/031089 EN 2018.02.15
- 进入国家日期: 2019-02-01
- 主分类号: H01L21/28
- IPC分类号: H01L21/28 ; H01L29/423 ; H01L27/11539 ; G11C16/04
摘要:
本公开提供了一种形成存储器器件的方法,所述方法包括:在半导体衬底上形成第一绝缘层;在所述第一绝缘层上形成导电材料层;在所述导电材料层上形成绝缘块;沿着所述绝缘块的侧表面并且在所述导电材料层上形成绝缘间隔物;蚀刻所述导电材料层以形成所述导电材料的直接地设置在所述绝缘块和所述绝缘间隔物下方的块;去除所述绝缘间隔物;形成第二绝缘层,所述第二绝缘层具有第一部分和第二部分,所述第一部分包裹所述导电材料的所述块的暴露的上边缘,所述第二部分设置在所述衬底上方的在所述第一绝缘层的第一部分上;以及形成通过所述第二绝缘层与所述导电材料的所述块绝缘的并且通过所述第一绝缘层和所述第二绝缘层与所述衬底绝缘的导电块。
公开/授权文献
- CN109699188B 形成低高度分裂栅存储器单元的方法 公开/授权日:2020-06-09
IPC分类: