公开(公告)号：CN118610245A

公开(公告)日：2024-09-06

申请号：CN202410673548.6

申请日：2024-05-28

申请人： 华南理工大学

发明人： 杨文 ,  宋传 ,  周长见 ,  蒋华杏 ,  李斌

IPC分类号： H01L29/778 ,  H01L29/423

摘要： 本发明公开了一种低热阻氮化镓器件结构。所述器件结构包括隔离层、有源层和介质插槽阵列；有源层位于隔离层上表面，隔离层的宽度大于有源层，形成凸台结构；有源层上表面的两端分别连接源电极和漏电极；在源电极和漏电极之间的势垒层上表面淀积栅极金属，形成栅电极；在栅电极与漏电极之间的有源层中设置有插槽阵列，插槽阵列中包括多个排成一列的插槽，插槽中填充有介质材料；本发明通过引入介质插槽阵列，使得器件在不降低器件饱和时电流输出能力的条件下，实现了近50℃器件峰值温度的降低，同时得到了温度分布高度均匀的温区，可用于解决HEMT功率电子器件由高温引起的自热效应等可靠性问题。

公开(公告)号：CN113540249B

公开(公告)日：2024-09-06

申请号：CN202110719711.4

申请日：2021-06-28

申请人： 台湾积体电路制造股份有限公司

发明人： 姜慧如 ,  林仲德

IPC分类号： H01L29/78 ,  H01L29/788 ,  H01L29/10 ,  H01L29/423 ,  H01L21/34 ,  H10B41/10 ,  H10B41/27 ,  H10B41/30

摘要： 半导体器件包括：金属氧化物半导体沟道层；第一栅极介电层，与金属氧化物半导体沟道层的主表面的第一部分接触；第一栅电极，位于第一栅极介电层上面并且与金属氧化物半导体沟道层的主表面的第二部分接触；漏极区域和背侧栅极介电层，与金属氧化物半导体沟道层的另一个主表面接触；背侧栅电极，与背侧栅极介电层接触；第二栅极介电层，与金属氧化物半导体沟道层的端面接触；第二栅电极，与第二栅极介电层的表面接触；以及源极区域，与金属氧化物半导体沟道层的另一端面接触。本发明的实施例还涉及半导体器件的形成方法、半导体存储器器件。

公开(公告)号：CN118588745A

公开(公告)日：2024-09-03

申请号：CN202410219229.8

申请日：2024-02-28

申请人： 意法半导体国际公司

发明人： 阮文征 ,  严俊荣 ,  V·埃涅亚

IPC分类号： H01L29/66 ,  H01L29/78 ,  H01L29/423 ,  H01L29/40

摘要： 本公开涉及具有厚的多晶硅－多晶硅隔离的分裂栅极沟槽功率MOSFET。半导体衬底具有从前表面延伸并包括下部和上部的衬底沟槽。第一绝缘层衬在衬底沟槽上，第一导电材料通过第一绝缘层与半导体衬底绝缘以形成晶体管场板电极。第一绝缘层中的栅极沟槽限定第一绝缘层的整体部分，其围绕衬底沟槽的上部中的第一导电材料。第二绝缘层在栅极沟槽中的衬底沟槽的上部处衬在半导体衬底上。第二导电材料填充栅极。第二导电材料形成晶体管栅电极，该晶体管栅电极通过第二绝缘层与半导体衬底绝缘，并进一步通过第一绝缘层的整体部分与第一导电材料绝缘。

公开(公告)号：CN118588567A

公开(公告)日：2024-09-03

申请号：CN202410835254.9

申请日：2024-06-26

申请人： 扬州扬杰电子科技股份有限公司

发明人： 王正 ,  杨程 ,  裘俊庆 ,  王毅

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/423

摘要： 一种具备更小寄生电容的SiC器件及制备方法，涉及半导体技术领域。本发明在沟槽栅SiC MOSFET的沟槽底部采用淀积介质的方式形成一层较厚的氧化物，减小了器件栅漏电极之间的耦合面积，从而减小了器件的栅漏电容，提高开关性能，并且淀积的氧化物将沟槽栅氧底部拐角填充，避免了常规沟槽栅SiC MOSFET在此处栅氧化层易引起电场集中而发生击穿失效的现象，提高了器件的长期使用可靠性。

公开(公告)号：CN118588543A

公开(公告)日：2024-09-03

申请号：CN202410600501.7

申请日：2024-05-15

申请人： 上海华虹宏力半导体制造有限公司

发明人： 颜树范

IPC分类号： H01L21/28 ,  H01L29/423 ,  H01L21/306 ,  H01L21/308 ,  H01L21/324

摘要： 本发明公开了一种渐变厚度氧化层的工艺方法，对半导体衬底形成第1段沟槽；在第1段沟槽的内壁形成第1阻挡层；继续对第1段沟槽的底部刻蚀形成第2段沟槽；在所述的第2段沟槽的内壁形成第2阻挡层；循环进行沟槽刻蚀及阻挡层形成步骤直至形成完整沟槽；刻蚀去除最底下第N段沟槽的阻挡层，再进行热氧化工艺在第N段沟槽的内壁及底部形成热氧化层；再刻蚀去除第N‑1段沟槽的侧壁阻挡层，热氧化工艺在所述的第N‑1段沟槽的内壁形成热氧化层；继续循环上述的刻蚀及热氧化工艺步骤，对第N‑2、N‑3、……段沟槽的侧壁阻挡层进行逐级的刻蚀以及热氧化工艺，直至沟槽开口处的所述第1段沟槽的侧壁也形成氧化层，最终形成越靠下氧化层越厚的渐变厚度氧化层。

公开(公告)号：CN118571952A

公开(公告)日：2024-08-30

申请号：CN202410560224.1

申请日：2024-05-08

申请人： 友达光电股份有限公司

发明人： 吴尚霖 ,  范扬顺

IPC分类号： H01L29/786 ,  H01L21/34 ,  H01L29/423 ,  H01L29/417 ,  H01L27/12

摘要： 本发明公开一种半导体装置及其制造方法，其中半导体装置包括第一介电层、第一半导体层、第二半导体层、栅极、第一源极/漏极以及第二源极/漏极。第一半导体层位于第一介电层上，且包括第一重叠区以及第一延伸区。第二半导体层位于第一半导体层以及第一介电层上，且包括第二重叠区以及第二延伸区。第二重叠区重叠于第一重叠区。第一延伸区不重叠于第二半导体层。第二延伸区不重叠于第一半导体层。栅极重叠于第一重叠区以及第二重叠区。第一与第二源极/漏极分别电连接第一与第二延伸区。

公开(公告)号：CN118555838A

公开(公告)日：2024-08-27

申请号：CN202410539475.1

申请日：2024-04-30

申请人： 台湾积体电路制造股份有限公司

发明人： 林鑫成 ,  姚庆旺 ,  邱冠颖 ,  刘致为

IPC分类号： H10B41/35 ,  H10B43/35 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/423

摘要： 各个实施例包括堆叠晶体管和形成堆叠晶体管的方法。在实施例中，器件包括：第一纳米结构；第二纳米结构，位于第一纳米结构之上；第一栅极结构，沿第一纳米结构的顶面和底面延伸；以及第二栅极结构，沿第二纳米结构的顶面和底面延伸。第一栅极结构设置在第一纳米结构的第一侧和第二纳米结构的第一侧处。第二栅极结构设置在第一纳米结构的第二侧和第二纳米结构的第二侧处。第一纳米结构的第二侧与第一纳米结构的第一侧相对。第二纳米结构的第二侧与第二纳米结构的第一侧相对。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN118553788A

公开(公告)日：2024-08-27

申请号：CN202410698713.3

申请日：2024-05-31

申请人： 电子科技大学

发明人： 李沫 ,  陈超 ,  黄瑞涵 ,  杨竣翔 ,  陈飞良 ,  张健 ,  赵海全 ,  周宇婷

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/417 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

摘要： 本发明涉及半导体器件技术领域，尤其涉及一种垂直结构纳米空气沟道三极管及其制备方法。该空气沟道三极管包括自下而上依次堆叠设置的漏极层/栅极层、第一牺牲层、源极层、第二牺牲层、以及栅极层/漏极层；其中，漏极层尺寸＞源极层尺寸＞第一牺牲层尺寸＞栅极层尺寸＞第二牺牲层尺寸，以使漏极层与源极层之间、源极层与栅极层之间形成面内纳米空气沟道；各层的中心在竖直方向对齐，所述源极层和漏极层上表面均覆盖一层电极层。通过对栅极施加电压调控源极层中的载流子分布，以此来变相调控源极功函数，使其具有变相调控源极功函数的作用。同时通过栅极电压调控源极内的载流子分布，限制源极层向漏极层的电子发射，实现饱和特性。

公开(公告)号：CN118553787A

公开(公告)日：2024-08-27

申请号：CN202410666809.1

申请日：2024-05-27

申请人： 重庆奕能科技有限公司

发明人： 吴汉洙

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/08 ,  H01L29/739

摘要： 本申请提供了一种半导体器件，包括半导体层与阵列分布的沟槽栅极结构，所述半导体层具有相对的第一表面和第二表面，包括：源区；漂移区和体区，至少部分漂移区位于体区和半导体层的第二表面之间，体区的第一部分位于源区和漂移区之间；其中，沟槽栅极结构包括相对的第一侧壁和第二侧壁，以及相对的第三侧壁和第四侧壁，源区邻接于沟槽栅极结构的第三侧壁、至少部分第一侧壁和至少部分第二侧壁，且第四侧壁未与源区邻接。本申请的半导体器件中，源区围绕沟槽栅极结构形成U型，其中，源区位于沟槽栅极结构电子迁移率高的一侧，通过调节源区与沟槽栅极结构邻接部分的长短，进而调整器件中二极管电流与沟道电流的分布，以提高器件性能。

公开(公告)号：CN118553769A

公开(公告)日：2024-08-27

申请号：CN202310180424.X

申请日：2023-02-24

申请人： 长江存储科技有限责任公司

发明人： 张权 ,  姚兰 ,  谢博儒 ,  燕杰

IPC分类号： H01L29/423 ,  H01L29/10 ,  H10B41/35 ,  H10B41/20 ,  H10B43/35 ,  H10B43/20

摘要： 本申请实施例提供一种半导体器件及其制备方法、三维存储器、存储设备，其中，该半导体器件包括衬底，衬底包括第一鳍部和第二鳍部；第一栅极氧化层，设置于第一鳍部上；第二栅极氧化层，设置于第二鳍部上；其中，第一鳍部和第一栅极氧化层的厚度和，小于或等于第二鳍部和第二栅极氧化层的厚度和；栅极层，设置于第一栅极氧化层和第二栅极氧化层上。通过上述方式，可以降低蚀刻工艺难度，提高产品的良率以及性能。