- 专利标题: 可变相位累加器电路结构的全数字锁相环及锁相控制方法
-
申请号: CN201910163527.9申请日: 2019-03-05
-
公开(公告)号: CN109714046B公开(公告)日: 2024-01-23
- 发明人: 单长虹 , 杨檬玮 , 董招辉 , 田帆 , 王丽君 , 赵宇红 , 陈忠泽 , 邓贤君
- 申请人: 南华大学
- 申请人地址: 湖南省衡阳市蒸湘区常胜西路28号
- 专利权人: 南华大学
- 当前专利权人: 南华大学
- 当前专利权人地址: 湖南省衡阳市蒸湘区常胜西路28号
- 代理机构: 衡阳市科航专利事务所
- 代理商 邹小强
- 主分类号: H03L7/093
- IPC分类号: H03L7/093 ; H03L7/095 ; H03L7/099 ; H03L7/18
摘要:
可变相位累加器电路结构的全数字锁相环及锁相控制方法,所述的全数字锁相环包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块。数字环路滤波器模块和数控振荡器模块分别包括第一可变相位累加器、第二可变相位累加器,利用电子设计自动化技术完成各个模块电路的设计。通过采用可变相位累加器电路结构对全数字锁相环的电路结构进行优化,拓宽了全数字锁相环电路的锁相范围,提高了锁相频率,降低了系统的总功耗,并且不会增加FPGA芯片内部的逻辑资源。本发明具有锁相速度快、锁定频率范围宽、功耗低等优点,可将其作为锁相电路模块嵌入到不同的系统芯片中,具有十分广泛的用途。
公开/授权文献
- CN109714046A 可变相位累加器电路结构的全数字锁相环及锁相控制方法 公开/授权日:2019-05-03