-
公开(公告)号：CN109714046B
公开(公告)日：2024-01-23
申请号：CN201910163527.9
申请日：2019-03-05
申请人： 南华大学
摘要： 可变相位累加器电路结构的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块。数字环路滤波器模块和数控振荡器模块分别包括第一可变相位累加器、第二可变相位累加器，利用电子设计自动化技术完成各个模块电路的设计。通过采用可变相位累加器电路结构对全数字锁相环的电路结构进行优化，拓宽了全数字锁相环电路的锁相范围，提高了锁相频率，降低了系统的总功耗，并且不会增加FPGA芯片内部的逻辑资源。本发明具有锁相速度快、锁定频率范围宽、功耗低等优点，可将其作为锁相电路模块嵌入到不同的系统芯片中，具有十分广泛的用途。
-
公开(公告)号：CN109714046A
公开(公告)日：2019-05-03
申请号：CN201910163527.9
申请日：2019-03-05
申请人： 南华大学
摘要： 可变相位累加器电路结构的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块。数字环路滤波器模块和数控振荡器模块分别包括第一可变相位累加器、第二可变相位累加器，利用电子设计自动化技术完成各个模块电路的设计。通过采用可变相位累加器电路结构对全数字锁相环的电路结构进行优化，拓宽了全数字锁相环电路的锁相范围，提高了锁相频率，降低了系统的总功耗，并且不会增加FPGA芯片内部的逻辑资源。本发明具有锁相速度快、锁定频率范围宽、功耗低等优点，可将其作为锁相电路模块嵌入到不同的系统芯片中，具有十分广泛的用途。
-
公开(公告)号：CN109150168B
公开(公告)日：2023-08-29
申请号：CN201811181639.9
申请日：2018-10-11
申请人： 南华大学
摘要： 流水线电路结构的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、流水线变模控制器模块、流水线数字滤波器模块、加扣脉冲控制电路模块和流水线分频器模块。利用电子设计自动化技术完成各个模块电路的设计。通过采用流水线技术对锁相环的电路结构进行优化，提高了锁相系统的运行速度，降低了系统功耗，通过动态调节系统参数实现对锁相环工作过程的动态控制，既能提高锁相速度，又可增强系统的稳定性。该流水线电路结构的全数字锁相环具有锁相速度快、功耗低、和系统稳定性高等优点，在系统芯片应用中可降低实际应用的成本，有巨大的市场潜力。
-
公开(公告)号：CN109150168A
公开(公告)日：2019-01-04
申请号：CN201811181639.9
申请日：2018-10-11
申请人： 南华大学
CPC分类号： H03L7/085 , G06F15/7817 , G06F15/7878 , H03L7/18 , H03L2207/50
摘要： 流水线电路结构的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、流水线变模控制器模块、流水线数字滤波器模块、加扣脉冲控制电路模块和流水线分频器模块。利用电子设计自动化技术完成各个模块电路的设计。通过采用流水线技术对锁相环的电路结构进行优化，提高了锁相系统的运行速度，降低了系统功耗，通过动态调节系统参数实现对锁相环工作过程的动态控制，既能提高锁相速度，又可增强系统的稳定性。该流水线电路结构的全数字锁相环具有锁相速度快、功耗低、和系统稳定性高等优点，在系统芯片应用中可降低实际应用的成本，有巨大的市场潜力。
-
公开(公告)号：CN207720116U
公开(公告)日：2018-08-10
申请号：CN201820232515.8
申请日：2018-02-09
申请人： 南华大学
摘要： 本实用新型提供了一种快速锁定的全数字延迟锁相环，包括鉴相器、相位测量模块、相位调节模块和同频异相信号发生器；鉴相器的输入端用于接收给定时钟信号和外部时钟网络提供的反馈信号，鉴相器的输出端与相位测量模块的输入端相连接；相位测量模块与相位调节模块相连接；相位调节模块与外部时钟网络相连接；同频异相信号发生器的输入端用于接收给定时钟信号，同频异相信号发生器与相位调节模块相连接。本实用新型采用粗调与多级精调相结合的延迟控制方式调节输入信号与反馈信号的相位差，只需经过一次延迟调节，便可实现相位的锁定。同时，被调节相位信号的频率随输入信号频率的不同而变化，故可扩展锁相环的锁相范围。
-
公开(公告)号：CN208386516U
公开(公告)日：2019-01-15
申请号：CN201821645473.7
申请日：2018-10-11
申请人： 南华大学
摘要： 流水线电路结构的全数字锁相环，包括数字鉴相器模块、流水线变模控制器模块、流水线数字滤波器模块、加扣脉冲控制电路模块和流水线分频器模块；利用电子设计自动化技术完成各个模块电路的设计。通过采用流水线技术对锁相环的电路结构进行优化，提高了锁相系统的运行速度，降低了系统功耗，通过动态调节系统参数实现对锁相环工作过程的动态控制，既能提高锁相速度，又可增强系统的稳定性。该流水线电路结构的全数字锁相环具有锁相速度快、功耗低、和系统稳定性高等优点，在系统芯片应用中可降低实际应用的成本，有巨大的市场潜力。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN210093196U
公开(公告)日：2020-02-18
申请号：CN201920274977.0
申请日：2019-03-05
申请人： 南华大学
摘要： 可变相位累加器电路结构的全数字锁相环，所述的全数字锁相环包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块。数字环路滤波器模块和数控振荡器模块分别包括第一可变相位累加器、第二可变相位累加器，利用电子设计自动化技术完成各个模块电路的设计。通过采用可变相位累加器电路结构对全数字锁相环的电路结构进行优化，拓宽了全数字锁相环电路的锁相范围，提高了锁相频率，降低了系统的总功耗，并且不会增加FPGA芯片内部的逻辑资源。本实用新型具有锁相速度快、锁定频率范围宽、功耗低等优点，可将其作为锁相电路模块嵌入到不同的系统芯片中，具有十分广泛的用途。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.02 秒)
