本发明公开了一种基于FPGA的顺序等效采样系统，模拟比较器模块生成与周期待测信号同频同相的方波信号发送给等效采样控制模块，等效采样控制模块根据方波信号进行触发判断，根据累计触发次数生成ADC转换使能信号控制ADC模块采集数据，地址产生器模块生成各次采集数据在RAM存储模块中的存储地址，RAM存储模块根据存储地址对采集数据进行存储，当存满后由上位机读取全部数据并发送给屏幕显示模块进行显示，从而实现顺序等效采样。本发明可以在提高采样率的同时提高屏幕波形刷新率。